本书以美国TI公司的TMS320C54x系列DSP为描述对象。TMS320C54x系列是定点的数字信号处理器（DSP）。本书详细介绍了该系列DSP体系结构中的各个部分，包括总线结构、存储器、中央处理单元（CPU）、寻址方式、直接存储器访问（DMA）控制器、流水线操作、片内外设、主机接口、串行接口、外部总线操作等。C54x DSP满足了实时嵌入式应用的一些要求，尤其适用于电信方面的应用。
本书可供电子与电气工程、自动控制、计算机应用和仪器仪表等领域从事DSP应用系统开发的科研和工程技术人员参考，也可供相关专业的教师和研究生、本科生参考。

　　前 言
数字信号处理器（DSP）是目前IT领域中发展极为迅速的一类微处理器，其功能强大，应用范围相当广泛，能够完成实时的数字信号处理任务，因此，越来越多的高性能电子产品依赖于DSP的性能。DSP已经成为通信、计算机和消费类电子产品等领域的基础器件。在生产DSP的几个世界著名的公司中，以美国德州仪器（TI）公司的DSP最为突出，其产品遍及全球，在世界DSP市场中占有率最高。目前，TI公司的DSP以TMS320系列为主，分为C2000、C5000和C6000三大系列。C2000为控制最佳化平台，C5000为高效益平台，C6000为高性能平台。这些产品的推出，无疑给实际的应用开发工作提供了更多的选择。
随着DSP应用范围的不断扩大，IT行业迫切需要掌握DSP研发技术的大量人才。由于DSP是一种复杂的专用微处理器，要进行DSP的应用研发必须精通它的硬件结构和软件编程，因此，学习DSP技术必须要阅读大量资料。虽然目前国内已有一些关于DSP的书籍，但是，用于实际的研发工作还是远远不够的，还必须要阅读研究生产厂家的原始手册。一般而言，DSP的原始手册都是英文的，阅读起来有一定的困难。因此，对这些手册的翻译工作是有一定意义的。基于以上原因，TI公司委托清华大学牵头，组织国内多家高校进行TI DSP原始手册的翻译工作。本次翻译工作选择了C2000、C5000和C6000三大系列中一批最具代表性的文档进行翻译出版，本书是其中的一本。
本书以美国TI公司TMS320C54x系列定点数字信号处理器（DSP）为描述对象，详细介绍了该系列DSP体系结构中的各个部分，包括总线结构、存储器、中央处理单元（CPU）、寻址方式、直接存储器访问（DMA）控制器、流水线操作、片内外设、主机接口、串行接口、外部总线操作等。C54x DSP满足了实时嵌入式应用的一些要求，尤其适用于通信方面的应用。
本书由中国科学技术大学电子工程与信息科学系中国科大—TI DSP联合实验室编译完成，其中第3、4、5、6、7、8和9章由梁晓雯编译，第10、11和12章由裴小平编译，第1、2、13、14章和附录由李玉虎编译。全书由戴逸民教授审阅，梁晓雯负责全书的统稿。
由于DSP技术发展迅猛，而编译者水平有限，不妥之处敬请读者指正。


编译者
于中国科大—TI DSP联合实验室
2004年12月

目 录
第1章 绪论1
1.1 TMS320系列DSP简介1
1.1.1 TMS320系列DSP的历史、发展和优势1
1.1.2 TMS320系列DSP的典型应用2
1.2 TMS320C54x DSP简介3
1.3 TMS320C54x DSP的主要特征4
第2章 TMS320C54x DSP体系结构总体介绍7
2.1 总线结构8
2.2 内部存储器组织8
2.2.1 片内ROM9
2.2.2 片内双存取RAM（DARAM）9
2.2.3 片内单存取RAM（SARAM）10
2.2.4 片内双向共享RAM10
2.2.5 片内存储器保护10
2.2.6 存储器映射寄存器10
2.3 中央处理单元（CPU）10
2.3.1 算术逻辑运算单元（ALU）11
2.3.2 累加器11
2.3.3 桶形移位器11
2.3.4 乘法器/加法器单元12
2.3.5 比较、选择和存储单元（CSSU）12
2.4 数据寻址12
2.5 程序存储器寻址13
2.6 流水线操作13
2.7 片内外设13
2.7.1 通用的I/O引脚14
2.7.2 软件可编程等待状态产生器14
2.7.3 可编程的块切换逻辑15
2.7.4 硬件定时器15
2.7.5 时钟产生器15
2.7.6 直接存储器访问（DMA）控制器15
2.7.7 主机接口（HPI）15
2.8 串行口16
2.8.1 同步串口16
2.8.2 缓冲串口（BSP）16
2.8.3 多通道缓冲串口（McBSP）17
2.8.4 时分复用（TDM）串口17
2.9 外部总线接口17
2.10 IEEE 1149.1扫描逻辑标准17
第3章 存储器18
3.1 存储器空间18
3.2 程序存储器25
3.2.1 程序存储器配置25
3.2.2 片内ROM组织25
3.2.3 程序存储器地址映射和片内ROM内容26
3.2.4 片内ROM代码内容和映射26
3.2.5 扩展程序存储器27
3.3 数据存储器29
3.3.1 数据存储器配置29
3.3.2 片内RAM组织30
3.3.3 存储器映射寄存器31
3.3.4 CPU存储器映射寄存器31
3.4 I/O存储器34
3.5 程序和数据安全保护34
第4章 中央处理器（CPU）36
4.1 CPU状态与控制寄存器36
4.1.1 状态寄存器（ST0与ST1）36
4.1.2 处理器模式状态寄存器（PMST）39
4.2 算术逻辑单元（ALU）41
4.2.1 算术逻辑单元（ALU）的输入42
4.2.2 溢出处理43
4.2.3 进位位43
4.2.4 双16位模式44
4.3 累加器44
4.3.1 存储累加器的内容45
4.3.2 累加器移位和循环移位操作45
4.3.3 累加器存储的饱和处理46
4.3.4 专用指令46
4.4 桶形移位器47
4.5 乘/累加单元48
4.5.1 乘法器输入来源49
4.5.2 乘/累加（MAC）指令50
4.5.3 MAC和MAS的乘法饱和处理51
4.6 比较、选择和存储单元（CSSU）51
4.7 指数编码器53
第5章 数据寻址54
5.1 立即寻址54
5.2 绝对寻址55
5.2.1 数据存储器地址（dmad）寻址56
5.2.2 程序存储器地址（pmad）寻址56
5.2.3 口地址（PA）寻址56
5.2.4 *(lk)寻址56
5.3 累加器寻址57
5.4 直接寻址57
5.4.1 以数据页指针（DP）为基准的直接寻址58
5.4.2 以堆栈指针（SP）为基准的直接寻址59
5.5 间接寻址59
5.5.1 单操作数寻址60
5.5.2 辅助寄存器算术单元（ARAU）和地址产生操作60
5.5.3 单操作数地址的修改61
5.5.4 双操作数地址修改66
5.5.5 兼容（ARP）模式69
5.6 存储器映射寄存器寻址70
5.7 堆栈寻址71
5.8 存储器访问的数据类型72
第6章 程序存储器寻址74
6.1 程序存储器地址产生74
6.2 程序计数器（PC）75
6.3 跳转76
6.3.1 无条件跳转76
6.3.2 条件跳转77
6.3.3 远程跳转78
6.4 调用78
6.4.1 无条件调用78
6.4.2 条件调用79
6.4.3 远程调用80
6.5 返回80
6.5.1 无条件返回80
6.5.2 条件返回81
6.5.3 远程返回82
6.6 条件操作82
6.6.1 多个条件的使用83
6.6.2 条件执行指令（XC）84
6.6.3 条件存储指令84
6.7 单指令重复操作85
6.8 指令块重复操作87
6.9 复位操作88
6.10 中断89
6.10.1 中断标志寄存器（IFR）90
6.10.2 中断屏蔽寄存器（IMR）92
6.10.3 阶段1：接收中断请求93
6.10.4 阶段2：确认中断94
6.10.5 阶段3：执行中断服务程序（ISR）94
6.10.6 中断现场保护95
6.10.7 中断延迟95
6.10.8 中断操作总结96
6.10.9 重新映射中断向量地址96
6.10.10 中断表98
6.11 节电模式（Power-Down）106
6.11.1 IDLE1模式107
6.11.2 IDLE2模式107
6.11.3 IDLE3模式108
6.11.4 保持（HOLD）模式108
6.11.5 其他降低功耗的性能109
第7章 直接存储器访问（DMA）控制器110
7.1 DMA概述110
7.2 DMA操作和配置111
7.2.1 寄存器子寻址方式111
7.2.2 DMA通道优先级和使能控制寄存器114
7.2.3 通道现场（channel-context）寄存器117
7.3 扩展寻址131
7.4 DMA存储器映射132
7.4.1 C5402 DMA存储器映射132
7.4.2 C5410 DMA存储器映射132
7.4.3 C5420 DMA存储器映射134
7.5 DMA传送延迟135
7.6 通过DMA控制器的增强型主机接口的访问137
7.7 C5420中处理器之间的FIFO通信137
7.8 节电模式下的DMA操作138
7.9 编程实例138
第8章 流水线149
8.1 流水线操作149
8.1.1 流水线中的跳转指令152
8.1.2 流水线中的调用指令153
8.1.3 流水线中的返回指令156
8.1.4 流水线中的条件执行指令160
8.1.5 流水线中的条件调用指令和条件跳转指令161
8.2 中断和流水线164
8.3 双存取存储器和流水线165
8.3.1 解决取指令和读操作数之间的冲突167
8.3.2 写操作数和读双操作数之间的冲突167
8.3.3 解决写操作数和读双操作数之间的冲突168
8.4 单存取存储器和流水线169
8.5 流水线延迟170
8.5.1 访问存储器映射寄存器的推荐指令170
8.5.2 修改ARx、BK或SP——一个可以自动解决的冲突172
8.5.3 确定DAGEN寄存器访问冲突的规则175
8.5.4 ARx和BK的延迟176
8.5.5 堆栈指针的延迟180
8.5.6 暂存器T的延迟186
8.5.7 访问状态寄存器的延迟188
8.5.8 块重复循环的延迟196
8.5.9 PMST的延迟200
8.5.10 对累加器进行存储器映射访问的延迟202

第9章 片内外设205
9.1 有效的片内外设205
9.2 外设中的存储器映射寄存器205
9.3 通用的I/O引脚216
9.3.1 跳转控制输入引脚（ ）216
9.3.2 外部标志输出引脚（XF）216
9.4 定时器217
9.4.1 定时器寄存器217
9.4.2 定时器的操作218
9.5 时钟产生器220
9.5.1 硬件配置的PLL220
9.5.2 软件可编程PLL221
第10章 主机接口228
10.1 标准主机接口概述228
10.1.1 标准主机接口基本功能描述229
10.1.2 标准主机接口的操作231
10.1.3 主机对HPI的读/写访问235
10.1.4 DSPINT和HINT功能操作239
10.1.5 改变HPI存储器访问模式（SAM/HOM）和使用IDLE2/3的考虑240
10.1.6 在复位过程中的HPI存储器访问241
10.2 增强型8位主机接口（HPI-8）242
10.2.1 增强型8位主机接口（HPI-8）简介242
10.2.2 HPI-8的基本功能描述243
10.2.3 HPI-8操作的详细描述244
10.2.4 主机对HPI-8的读/写访问250
10.2.5 DSPINT和HINT操作255
10.2.6 改变时钟模式时HPI-8传送的注意事项256
10.2.7 使用IDLE时的注意事项257
10.2.8 复位对HPI操作的影响258
10.2.9 用作通用输入/输出引脚的HPI-8数据引脚（不适用于C5410）259
10.3 增强型16位主机接口（HPI-16）263
10.3.1 HPI-16操作概述264
10.3.2 复用模式266
10.3.3 非复用模式272
10.3.4 HPI-16的存储器映射272
10.3.5 HPI-16与DMA的相互作用274
10.3.6 复位时HPI-16的操作275
10.3.7 IDLEn期间的HPI-16操作275
10.3.8 影响HPI-16的DSP时钟模式变化276
第11章 串行口277
11.1 串行口简介277
11.2 串行接口278
11.2.1 串行口寄存器278
11.2.2 串行口操作280
11.2.3 串行口配置281
11.2.4 突发模式下的发送和接收操作288
11.2.5 连续模式下的发送和接收操作293
11.2.6 串行口故障条件294
11.2.7 串口操作的实例298
11.3 缓冲串口（BSP）299
11.3.1 标准模式下的BSP操作300
11.3.2 自动缓冲单元（ABU）操作304
11.3.3 BSP操作的系统考虑310
11.3.4 缓冲区未对准中断（BMINT）（仅适用于C549）313
11.3.5 节电（power-down）模式的BSP操作313
11.4 时分复用（TDM）串行接口314
11.4.1 基本的时分复用操作314
11.4.2 TDM串行接口寄存器315
11.4.3 TDM串行口操作316
11.4.4 TDM模式发送和接收操作319
11.4.5 TDM串行口的故障条件320
11.4.6 TDM串口操作实例320
第12章 多通道缓冲串行口324
12.1 McBSP特征324
12.2 McBSP概述325
12.2.1 串行口结构327
12.2.2 接收和发送控制寄存器：RCR[1,2]和XCR[1,2]332
12.3 数据的发送和接收流程335
12.3.1 串口复位：（R/X） 和 336
12.3.2 确定准备就绪状态338
12.3.3 CPU中断：（R/X）INT339
12.3.4 帧和时钟的配置339
12.3.5 McBSP标准操作347
12.3.6 帧同步忽略349
12.3.7 串口错误条件351
12.3.8 接收数据调整和符号扩展：RJUST357
12.4 μ律/A律压扩硬件操作：（R/X）COMPAND358
12.4.1 压扩内部数据359
12.4.2 位排序360
12.5 可编程的时钟和帧信号360
12.5.1 采样率产生器的时钟与帧信号361
12.5.2 数据时钟的产生363
12.5.3 帧同步信号的产生366
12.5.4 定时举例368
12.6 多通道选择操作370
12.6.1 多通道操作控制寄存器371
12.6.2 使能多通道选择373
12.6.3 通道的使能和屏蔽373
12.6.4 A-bis接口功能（仅适用于C5410）378
12.7 SPI协议：McBSP时钟停止模式379
12.7.1 时钟停止模式配置和信号描述381
12.7.2 作为SPI主设备的McBSP操作382
12.7.3 作为SPI从设备的McBSP操作383
12.7.4 SPI模式的McBSP初始化384
12.8 仿真Free和Soft位385
12.9 McBSP引脚用作通用I/O385
12.10 节电模式下McBSP的操作386
12.11 McBSP编程代码实例387
第13章 外部总线操作388
13.1 外部总线接口388
13.2 外部总线优先级389
13.3 外部总线控制390
13.3.1 等待状态产生器390
13.3.2 块切换逻辑392
13.4 外部总线接口时序395
13.4.1 存储器存取时序396
13.4.2 I/O存取时序398
13.4.3 存储器和I/O存取时序398
13.5 启动存取时序402
13.5.1 复位402
13.5.2 IDLE3402
13.6 保持模式404
13.6.1 保持模式期间的中断405
13.6.2 保持模式和复位406
13.7 增强型外部总线接口407
13.7.1 增强型外部并行接口（XIO2）简介407
13.7.2 总线时序408
第14章 处理器之间的通信410
14.1 多核DSP内部的通信410
14.2 双向FIFO411
14.3 从外部存储器空间访问HPI-16413
14.4 使用McBSP的子系统通信415
14.5 处理器之间的中断416
附录A 使用XDS510仿真器时的设计考虑417
附录B 开发支持和零件订购信息434
附录C 向TI提交ROM代码439
参考文献441