|
关于我们
 精品教材 更多 规划教材 更多 |
数字电子技术 
定 价：45 元 丛书名：高等学校应用型特色规划教材
9 7 4 8 4 7 9 3 2 0 8 2 7 
本书是根据教育部学科专业调整方案和电类各专业人才培养新模式的需求而编写的。本书系统地介绍了数字电子技术的基础知识，包括数字电路基础、门电路、组合逻辑电路、常用组合逻辑器件、时序逻辑电路、常用时序逻辑器件、可编程逻辑器件、脉冲波形的产生和整形电路、数-模转换器和模-数转换器、数字系统设计基础等内容。
本书概念清楚，内容先进、实用，在系统介绍基础知识的基础上，突出逻辑器件功能及应用，还对EDA的基础知识作了介绍。每章均安排小结、思考题和习题，力求做到通俗易懂，便于使用。
本书可作为高等院校电气信息类、电子信息类、仪器仪表类及其他相近专业的本科生教材或教学参考书使用，也可供有关工程技术人员参考使用。
数字电子技术作为一门技术基础课，是计算机信息类、电子类、仪器仪表类、机电类等专业的必修课。随着电子科学技术的飞速发展，电子计算机和集成电路获得了广泛的应用，电子技术的发展对科学技术、国民经济和国防各个领域的影响日益深入，数字电子技术的知识、理论和方法在相关专业的地位越来越重要。
EDA技术、大规模集成电路，特别是可编程逻辑器件的高速发展，对数字电子技术课程的教学内容提出了更高的要求。为适应科学技术的发展和社会对人才培养的要求，本书在第1版的基础上对教学内容进行了调整和充实，精简了分立元件部分，增强了集成逻辑器件的内容，教学重点也从逻辑电路分析转向逻辑电路设计和集成芯片的应用。本书突出了以下几个方面。 (1) 将重点放在基本概念和基本方法上。尽管LSI、VLSI已成为数字系统的主体，但中、小规模集成电路仍不失其基础地位，为此，本书仍以集成电路的基础理论、基本电路、基本分析方法与设计方法为重点。 (2) 突出方法，适应发展。本书重点介绍通用系列集成电路的基本原理及特性，略去其内部复杂电路及分析，侧重器件的逻辑功能及输入、输出电气特性，使学生能以此为基础进行实际工程设计与应用。 (3) 为适应电子技术的飞速发展，本书引入了EDA技术的基础知识，在介绍VHDL语言和Multisim 10.0软件的基础上，对主要章节的电路采用VHDL语言描述并用Multisim软件仿真，使读者在微型计算机上能够对典型电路进行功能验证，为后续数字系统设计课程的学习打下必要的基础。考虑到不同学校的需要，这部分作为选学内容，以"*"号标出。 (4) 近年来，集成电路理论与设计、集成工艺、电子技术应用等都有很大的发展与突破，本书突出了CMOS电路，增强了CPLD、FPGA等一类新型可编程逻辑器件的内容。 (5) 为便于读者加深理解，本书中针对重点、难点内容都设有相应的例题，每章均安排有小结、思考题、习题，力求做到通俗易懂，便于教学。 (6) 书中各部分内容均从基本概念入手，提供学习数字电子技术的基本电路、分析方法、设计方法，通过具体的电路系统加以总结和归纳，从而培养学生分析问题、解决问题的能力。 本书可作为高等院校电气信息类、电子信息类、仪器仪表及其他相近专业的本科生教材或教学参考书使用，也可供有关工程技术人员参考使用。
前 言
随着新知识经济时代的到来，世界范围的经济发展与科技进步已向高等教育提出了更高的要求，教育的核心是素质教育，教育的重点是对创新意识和应用能力的培养。随着我国教育事业发展的不断深入，应用型人才培养向着厚基础、宽层面、强能力的方向发展，强化学生的实践能力已成为刻不容缓的任务。 数字电子技术作为一门技术基础课，是计算机信息类、电子类、仪器仪表类、机电类等专业的必修课。随着电子科学技术的飞速发展，电子计算机和集成电路获得了广泛的应用，电子技术的发展对科学技术、国民经济和国防各个领域的影响日益深入，数字电子技术的知识、理论和方法在相关专业的地位越来越重要。 EDA技术、大规模集成电路，特别是可编程逻辑器件的高速发展，对数字电子技术课程的教学内容提出了更高的要求。为适应科学技术的发展和社会对人才培养的要求，本书在第1版的基础上对教学内容进行了调整和充实，精简了分立元件部分，增强了集成逻辑器件的内容，教学重点也从逻辑电路分析转向逻辑电路设计和集成芯片的应用。本书突出了以下几个方面。 (1) 将重点放在基本概念和基本方法上。尽管LSI、VLSI已成为数字系统的主体，但中、小规模集成电路仍不失其基础地位，为此，本书仍以集成电路的基础理论、基本电路、基本分析方法与设计方法为重点。 (2) 突出方法，适应发展。本书重点介绍通用系列集成电路的基本原理及特性，略去其内部复杂电路及分析，侧重器件的逻辑功能及输入、输出电气特性，使学生能以此为基础进行实际工程设计与应用。 (3) 为适应电子技术的飞速发展，本书引入了EDA技术的基础知识，在介绍VHDL语言和Multisim 10.0软件的基础上，对主要章节的电路采用VHDL语言描述并用Multisim软件仿真，使读者在微型计算机上能够对典型电路进行功能验证，为后续数字系统设计课程的学习打下必要的基础。考虑到不同学校的需要，这部分作为选学内容，以"*"号标出。 (4) 近年来，集成电路理论与设计、集成工艺、电子技术应用等都有很大的发展与突破，本书突出了CMOS电路，增强了CPLD、FPGA等一类新型可编程逻辑器件的内容。 (5) 为便于读者加深理解，本书中针对重点、难点内容都设有相应的例题，每章均安排有小结、思考题、习题，力求做到通俗易懂，便于教学。 (6) 书中各部分内容均从基本概念入手，提供学习数字电子技术的基本电路、分析方法、设计方法，通过具体的电路系统加以总结和归纳，从而培养学生分析问题、解决问题的能力。 本书可作为高等院校电气信息类、电子信息类、仪器仪表及其他相近专业的本科生教材或教学参考书使用，也可供有关工程技术人员参考使用。 本书由张雪平、赵娟任主编，李双喜、张玉芝、许振伟、曾菊容任副主编，牛慧娟、周妮娜参加了编写工作。各章编写分工为：张雪平编写绪论、第8章并负责制订编写提纲和全书的统稿工作，李双喜编写第5章、第6章，张玉芝编写第9章，许振伟编写第1章和有"*"号的章节，赵娟编写第4章，牛慧娟编写第2章，曾菊蓉编写第7章、第10章，周妮娜编写第3章。 限于作者水平，书中的缺点和错误在所难免，衷心希望选用本书的师生提出批评意见。 编 者
目 录
绪论 1 第1章 数字电路基础 5 概述 5 1.1 数制和码制 5 1.2 逻辑代数基础 17 *1.3 EDA技术基础 45 小结 53 思考题 53 习题 54 第2章 门电路 56 概述 56 2.1 逻辑门电路中的开关器件 57 2.2 分立元件门电路 62 2.3 TTL门电路 64 2.4 CMOS门电路 84 *2.5 门电路的VHDL描述及其仿真 96 小结 99 思考题 99 习题 100 第3章 组合逻辑电路 106 概述 106 3.1 组合逻辑电路的分析 106 3.2 组合逻辑电路的设计 109 3.3 组合逻辑电路中的竞争与冒险 111 *3.4 组合逻辑电路的VHDL描述 及其仿真 115 小结 117 思考题 118 习题 118 第4章 常用组合逻辑器件 120 概述 120 4.1 编码器和译码器 121 4.2 数据选择器和数据分配器 132 4.3 加法器和数值比较器 135 4.4 中规模集成电路实现组合逻辑 函数 141 小结 145 思考题 145 习题 146 第5章 时序逻辑电路 149 概述 149 5.1 触发器 151 5.2 时序逻辑电路状态的描述 163 5.3 时序逻辑电路的分析方法 167 5.4 时序逻辑电路的设计方法 171 5.5 时序逻辑电路的竞争与冒险 179 *5.6 时序逻辑电路的VHDL描述及其 仿真 182 小结 186 思考题 187 习题 187 第6章 常用时序逻辑器件 191 概述 191 6.1 寄存器和移位寄存器 192 6.2 计数器 198 6.3 顺序脉冲发生器 215 6.4 常用时序逻辑器件的应用 217 小结 222 思考题 222 习题 223 第7章 可编程逻辑器件 226 概述 226 7.1 可编程逻辑器件的发展 227 7.2 可编程逻辑器件的结构和表示 方法 228 7.3 存储器 231 7.4 PLA 236 7.5 GLA 241 7.6 EPLD 245 7.7 CPLD 248 7.8 FPGA 258 7.9 可编程逻辑器件的开发流程 264 小结 266 思考题 267 习题 267 第8章 脉冲波形的产生和整形电路 269 概述 269 8.1 555定时器 270 8.2 施密特触发器 272 8.3 单稳态触发器 277 8.4 多谐振荡器 283 小结 288 思考题 289 习题 289 第9章 数-模转换器和模-数转换器 293 概述 293 9.1 D/A转换器 294 9.2 A/D转换器 303 小结 312 思考题 312 习题 313 第10章 数字系统设计基础 317 概述 317 10.1 数字系统设计方法 317 10.2 数字系统设计实例 322 小结 328 思考题 328 习题 329 附录 330 附录1 数字系统设计的VHDL文件 330 附录2 基本逻辑单元图形符号 对照表 338 附录3 常用数字系统名词中英文 对照表 340 参考文献 343
第2章 门 电 路
【教学目标】 通过本章的学习，熟悉数字电路中常用开关器件(二极管、三极管与场效应管)的开关特性，了解分立元件逻辑门电路的一般结构和逻辑功能。重点掌握CMOS与TTL集成逻辑门电路的结构、工作原理与性能。在此基础上全面掌握集成逻辑门的使用方法，为后续进行数字电路分析与设计打下基础。 本章首先介绍三种器件的开关工作特性以及用三种器件组成的基本逻辑门电路的逻辑功能。2.3节和2.4节分别介绍目前广泛使用的TTL门电路和CMOS门电路，重点讨论两种逻辑电路的外部特性，为实际使用这些器件打下必要的基础。本章系统讲述了数字电路的基本逻辑单元电路——门电路，包括与门、或门、非门、与非门、或非门、与或非门、异或门、三态门、OC门、OD门等，它们属于小规模集成电路。 概 述 在数字系统中，目前广泛使用了半导体集成电路。数字集成电路是采用外延生长、光刻、氧化物生成及离子注入等技术，将晶体管、电阻、电容等元件和内部电路连线一起做在一块半导体基片上构成的完整的电路单元。它通常封装在外壳内，做成独立的器件。其中，用以实现基本逻辑运算和复合运算的单元电路称为门电路。 数字集成电路按其内部有源器件的不同可以分为两类：一类是绝缘栅场效应管集成电路，或称金属-氧化物-半导体(MOS)集成电路；另一类是双极型晶体管集成电路，又称晶体管-晶体管(TTL)集成电路。如同样是与非门，有CMOS与非门和TTL与非门之分，它们的逻辑功能是一样的，但其特性参数有差异。目前两类产品在市场上都有大量供应，因此分析这两类门电路特性参数的目的是在实际使用门电路时，能根据实际要求正确、合适地选择和使用它们。MOS集成电路的优点是集成度高、功耗低；TTL集成电路的优点是工作速度快、驱动能力强，缺点是功耗大、集成度较低。 数字集成电路按其集成度可分为：小规模集成电路(Small Scale Integration，SSI)，集成10～20个元件(10～20个等效门)；中规模集成电路(Medium ScaleIntegration，MSI)，集成100～1000个元件(20～100个等效门)；大规模集成电路(Large Scale Integration，LSI)，集成1000～10000个元件(100～1000个等效门)；超大规模集成电路(Very Large Scale Integration，VLSI)，集成10000个元件(1000个等效门)以上。目前超大规模集成电路基本上都是MOS集成电路，其工作速度不断提高，并且已经接近双极型集成电路的工作速度。 数字电路中，用高、低电平分别表示二值逻辑的1和0两种逻辑状态，这是逻辑电路中的“正逻辑”；如果反过来用高、低电平分别表示二值逻辑的0和1两种逻辑状态，则称为逻辑电路的“负逻辑”。如无特殊说明，本书将一直采用正逻辑。如何将连续的电压量变成分立的两个值呢？可取定一个分界电平，即门槛电平，大于称为高电平，小于则称为低电平。由于在分界处附近电路容易受干扰信号作用而不稳定，因此应该是一个范围而不是一个值。在电路实际工作中，只要能区分出高、低电平，就可以知道它所表示的逻辑状态，故高、低电平都有一个允许的范围。同时，高、低电平也不是无限高或者无限低的，通常高电平不能高于正的电源电压，低电平不能低于地电平，如图2.1所示。正因为如此，数字电路无论是对元器件参数精度的要求还是对供电电源稳定度的要求，都比模拟电路低一些。或者说这是数字电路比模拟电路相对稳定的原因之一。 可以用互补开关电路来获得高、低输出电平，如图2.2所示。图2.2中，开关S1和S2由半导体三极管组成，只要能通过输入信号控制三极管工作在饱和导通和截止两个状态，即可以起到开关的作用。在图2.2所示电路中，两个开关S1和S2的通断虽然受同一个输入信号的控制，但是它们的开关状态相反。若输入信号使S1导通，则S2为截止状态，输出信号为高电平；若输入信号使S1截止，则S2为导通状态，输出信号为低电平。可见，电路中总有一个开关是断开的，所以电路中始终没有同时通过S1和S2的电流，电路功耗非常小。因此，这种互补式开关电路在数字集成电路中得到了广泛应用。 图2.1 高、低电平及正逻辑与负逻辑 图2.2 获得高、低电平的开关电路 2.1 逻辑门电路中的开关器件 由图2.1可知，输入电压与逻辑值的关系是非线性的，所以可选择二极管、三极管及场效应管等非线性元件实现基本逻辑功能。对于理想开关，当开关闭合时，开关电阻，开关电压；当开关断开时，，经过开关的电流；电路转换所用时间。本节讨论二极管、三极管以及MOS管等电子器件的开关特性。 2.1.1 二极管及其开关特性 1. 二极管的开关状态 半导体二极管相当于一个受外加电压控制的开关，当外加一定的正向电压时导通，外加反向电压时截止，其伏安特性曲线如图2.3所示。二极管处于正向导通区时相当于开关的导通状态，二极管处于反向截止区时相当于开关的截止状态。用二极管代替图2.2中的开关S1，可以得到如图2.4所示的二极管开关电路。 图2.3 二极管的伏安特性曲线 图2.4 二极管开关电路 假定输入信号的高电平，低电平，二极管VD导通时的正向电阻为，反向内阻为无穷大。当时，VD截止，输出电平；当时，VD导通，，这里假设使用了硅二极管，取其导通电压为0.7 V，则V。 可见，用输入电平信号的高、低电平可以控制二极管的开关状态，从而在输出端得到相应的高、低电平信号。在上面的分析中，假定VD的反向内阻为无穷大，但是从二极管伏安特性曲线中可以看出，加反向电压时会有微弱的漏电流流过二极管，因此开关截止时的电阻不是无限大。另外，正向导通时的电阻往往也不能忽略。 2. 二极管的反向恢复时间 电路状态发生转换时，即加到二极管两端的电压突然反向时，电路状态不能瞬间改变。如图2.5所示，外加输入反向电压突然变成正向时，要等到PN结内建立起足够的电荷梯度后才开始有扩散电流形成，所以正向导通电流的建立要滞后一些。而当输入正向电压突然变成反向时，由于PN结中还有一定数量的存储电荷，所以有较大的瞬态反向电流，随着存储电荷的消散，反向电流迅速衰减并趋近于稳态时的反向漏电流。图2.5中的反向电流脉冲反映了这一特性。瞬态反向电流的大小和持续时间的长短与正向导通时电流的大小、反向电压的大小、外电路电阻的阻值大小以及二极管本身的特性有关。 反向电流持续的时间用反向恢复时间表示，同时也是二极管作为开关使用时的开关时间。定义为反向电流从其峰值衰减到峰值的十分之一所经过的时间，通常在几纳秒以内。 2.1.2 三极管及其开关特性 三极管有三种工作状态：截止、放大和饱和。在数字电路中常常使三极管处在截止或者饱和导通状态。 1. 三极管的开关状态 NPN型双极型晶体三极管的共射极接法如图2.6(a)所示，其输出特性曲线如图2.6(b)所示。作为开关使用时，三极管往往工作在截止区和饱和区。 (a) 共射极接法 (b) 三极管输出特性曲线 图2.6 三极管电路及输出特性 当输入信号足够大使得三极管处于饱和导通状态时，集射极之间的电压非常小，按硅管计算，一般不超过0.3 V，此时输出端电压=V，即输出低电平。当输入信号比较小使得三极管处于截止状态时，c、e间截止，集电极电流为零，所以=V，即输出高电平。 在电路中选取适当的电压、电阻参数，使三极管处于开关状态。三极管的截止状态是指基极和射极之间的电压小于PN结导通电压0.7 V(以硅管为例)，集电结和发射结都反向偏置的状态，此时，；三极管的饱和导通状态是指V，而且集电结和发射结都处于正向偏置的状态，此时(是三极管的放大倍数)；放大状态是介于截止和饱和状态之间的第三种状态，当V，即发射结正向偏置，但集电结反向偏置时，，，数字电路中往往不使用此状态。除此之外，在某种特殊的情况下，可能出现发射结反向偏置、集电结正向偏置的状态，称为三极管的“倒置”状态，相当于c、e端互换，此时(是倒置状态的放大倍数，通常为0.01～0.02)，。 2. 三极管的开关时间 当三极管处于截止区时，b端和c端、c端和e端间没有电流，相当于两个断开的开关；当三极管处于饱和导通区时，b端和c端经过一个PN结导通，c端和e端之间电压很小，相当于短路，因此可以看作一个闭合开关。 三极管可以看作两个背对背的PN结，当图2.6(a)中的电路的状态发生瞬间变化时，由于PN结内电荷的建立和消散都需要一定的时间，所以集电极电流的变化将滞后于的变化，，因此的变化滞后于的变化，如图2.7所示。 定义从输入正脉冲作用的瞬间开始到集电极电流上升到0.9所需的时间为开关的开启时间。这里为集电极电流的最大值，若三极管导通后处于饱和区，则就是集电极饱和电流。定义从输入正脉冲结束的时刻到下降到0.1所需的时间为开关的关闭时间。 和时间的长短与三极管本身的特性有关，也与三极管的使用情况有关，正向基极电流越大，越短，但同时将使三极管饱和程度加深，加长。 2.1.3 MOS管及其开关特性 三极管中参与导电的载流子有两种。少数载流子的漂移运动受到光照、温度及辐射的影响较大，故其温度特性较差。MOS管是一种单极型半导体器件，内部只有一种载流子，即多子进行导电。多子受光照、温度及辐射等外部因素的影响较小，故其温度特性较好。本节介绍MOS管及其开关特性。 1.MOS管的分类 MOS管按其沟道和工作类型可分成四种：N沟道增强型、N沟道耗尽型、P沟道增强型、P沟道耗尽型。 1) N沟道增强型 图2.8(a)所示为N沟道增强型场效应管的结构图。在一个P型材料制成的衬底上，做两个高掺杂的N型扩散区，并引出两个端子，分别叫作源极(S)和漏极(D)。衬底的上表面做一层SiO2绝缘层，其上引出一个端子，叫作栅极(G)。由于栅极和其他极之间都是绝缘的，因此又叫作绝缘栅型场效应管。没有外加电压时源极和漏极之间没有导电沟道，因此没有电流存在。当在栅极和源极之间加上一定大小的电压时，开始在漏极和源极之间产生导电沟道，随着正栅极电压的增加，导电沟道扩大(增强)，故称为N沟道增强型场效应管。导电沟道刚刚形成时对应的栅极电压称为开启电压。由于N沟道增强型管沟道中的载流子是电子，迁移率较高，工作速度较快，所以目前其应用十分广泛。 2) N沟道耗尽型 图2.8(b)所示为N沟道耗尽型场效应管的结构图。与上述增强型NMOS管相同，N沟道耗尽型MOS管的衬底也是P型，漏区和源区是N型，不同的是，在没有外加电压时就有导电沟道存在。当在栅极和源极之间加上负向电压时，N型导电沟道变浅；当栅极负向电压达到一定数值时，能够将电子导电沟道全部耗尽，此时MOS管不再导通，故称为N沟道耗尽型MOS管。导电沟道刚刚耗尽时的栅极电压称为夹断电压。 图2.8 NMOS管的结构图及逻辑符号 3) P沟道增强型 图2.9(a)所示为P沟道增强型场效应管的结构图。在N型衬底上扩散两个P型的漏区和源区，在栅压低于一定的负压，即开启电压时，形成P型空穴导电沟道；栅极电压的绝对值越大，导电沟道越深。由于空穴载流子的迁移率约为电子迁移率的一半，因此相对于NMOS管来说，PMOS管的工作速度较低。 4) P沟道耗尽型 图2.9(b)所示为P沟道耗尽型场效应管的结构图。与上述耗尽型NMOS管相同，P沟道耗尽型场效应管在栅极电压为0时就存在P型沟道。当栅极加上足够大的正向电压时，沟道被耗尽，MOS管截止。由于制造工艺上的困难，在数字集成电路中很少使用PMOS管。 图2.9 PMOS管的结构图 2. MOS管的输入、输出特性 从MOS管的制作过程可以看出其结构是对称的，因此源极和漏极之间可以互换，通常NMOS管的源极接地，PMOS管的源极接高电平；而栅极与源极、漏极之间是绝缘的，不存在电流，栅极电压控制着MOS管的导通或截止，因此属于压控器件。下面以N沟道增强型场效应管为例说明MOS管的输入、输出特性。 在增强型NMOS管的漏极和源极加上电压，当栅极电压为0时，漏极和源极之间没有电流，当栅极加上大于开启电压的正向电压时，有电流通过漏极和源极。其关系曲线如图2.10所示。 图2.10 NMOS管的输入、输出特性曲线 当时，衬底表面不能形成导电沟道，MOS管中没有电流产生，此时为MOS管的截止状态；当输入电压增强到时，恰好形成导电沟道；若较小，继续增加，电路进入可变电阻区，此时若固定某一值，则有，该电阻受控制；当时，基本上由决定，与关系不大，；，称为恒流区。 应当指出，由于MOS管在制作工艺和结构上的对称性，在集成电路中漏极和源极是根据其电位高低(或电流流向)决定的。对于NMOS管，电位高的一端是漏极(D)，电位低的一端是源极(S)，电流从D流向S。对于PMOS管，电位低的一端是D端，电位高的一端是S端，电流从S流向D。 3. MOS管开关电路 用MOS管也可以做成开关电路，图2.11(a)所示为用增强型NMOS管构成的开关电路。源极和衬底接地，漏极通过漏极电阻接电源，输入电压接在栅极和源极之间，输出电压为。输入的低电平为0 V，高电平为，开启电压为/2。 当=0 V时，，MOS管截止，电路中没有电流，此时是高电平；当时，，MOS管导通，。若较小，则。可见，这是一个受输入电压控制的开关电路。其导通电阻较小，截止时电阻无穷大。其开关等效电路如图2.11(b)所示。由于电容效应，G和S间相当于一个电容，MOS管截止时，D和S间无电流经过，相当于一个断开的开关；MOS管导通时，D和S间有流过电阻的电流，相当于一个有电阻的闭合开关。 (a) MOS管开关电路结构 (b) 开关等效电路 图2.11 MOS管开关电路及其等效电路 2.2 分立元件门电路 2.2.1 二极管与门和或门 最简单的与门和或门都可以用二极管和电阻构成，图2.12所示为两输入端与门和或门以及它们的逻辑符号。假设V，输入端的高电平为V，低电平为V，二极管的导通电压为0.7 V。在图2.12(a)中，输入端A、B只要有一个输入，则必有一个二极管导通，由于“钳位”作用，输出Ya =0.7 V；若A、B同时为，输出Ya =3.7 V，所以是逻辑“与”的关系，其逻辑符号如图2.12(c)上图所示。在图2.12(b)中，输入端A、B只要有一个输入，则必有一个二极管导通，由于“钳位”作用，输出Yb =2.3 V；若A、B同时为，输出Yb =0 V，所以是逻辑“或”的关系，其逻辑符号如图2.12(c)下图所示。 (a) 与门 (b) 或门 (c) 逻辑符号 图2.12 二极管门电路 通常规定低电平的范围是0～0.8 V，高电平的范围是2～5 V，因此上述两种逻辑电路的电压功能表和真值表如表2.1和表2.2所示。 表2.1 与门和或门的电压功能表 A/V B/V Ya/V Yb/V 0 0 0.7 0 0 3 0.7 2.3 3 0 0.7 2.3 3 3 3.7 2.3 表2.2 与门和或门的真值表 A B Ya Yb 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 1 二极管组成的与门和或门电路结构简单，但是存在很大的缺点。一是存在输出电平偏移的问题，以二极管与门为例，如图2.13所示，两个与门级联。当输入一个低电平信号时，理论上输出端电平为Y=。但是由于二极管上存在导通电压，从输入端到点P时输出电平为0.7 V，再通过第二级与门后输出Y=1.4 V，不是有效的低电平，即输出电平发生了严重的偏移。二是输出端接负载时，负载电阻的改变有时会影响输出的高电平。可见，仅用二极管门电路无法制作出具有标准化输出电平的集成电路，这种电路只用于集成电路内部的逻辑单元。 2.2.2 三极管非门 在图2.6所示的开关电路中，当输入时，输出；而当输入时，输出。因此这是一个非门电路。 2.2.3 MOS管非门 不难发现，前面分析的如图2.11(a)所示的MOS管开关电路实质就是一个非门电路。当=0 V时，MOS管截止，(高电平)；当时，MOS管导通，，若较小，则。 这里介绍分立元件门电路的结构，旨在体会逻辑运算是如何与具体电路结合起来的。虽然分立元件门电路结构简单，但使用中存在电平偏移、输出电阻大、负载能力弱等缺点，已被集成电路所代替。 2.3 TTL门电路 TTL(Transistor-Transistor Logic)门电路的输入、输出级主要由晶体管组成，所以称为晶体管-晶体管逻辑门，简称TTL门电路。反相器是使用较普遍、结构最简单的一种TTL集成逻辑门。本节主要介绍集成TTL反相器的工作原理及其外部特性，并简要介绍了其他类型的TTL门电路的工作原理。 2.3.1 TTL反相器的电路结构和工作原理 1.TTL反相器的电路结构 TTL反相器的电路结构如图2.14所示。 图2.14 TTL反相器的电路结构 TTL反相器电路由三部分组成：第一部分是由晶体管VT1和电阻R1组成的输入级，第二部分是由晶体管VT2，电阻R2、R3组成的反相级，第三部分是由晶体管VT4、VT5，电阻R4及二极管VD2组成的输出级。为了保护电路的输入端，常在输入端和地之间反向接一个二极管VD1，它既可以抑制输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时VT1的发射极电流过大，对电路的基本功能没有影响。 设电源电压V，输入信号高、低电平分别为V，V，PN结的开启电压=0.7 V。当时，VT1的发射结必然导通，此后基极电位被钳位在V，所以VT2的发射结不会导通。由于VT1的集电极回路电阻为R2和VT2的集电结反向电阻之和，阻值很大，因此VT1工作在深度饱和状态，。此时VT1的集电极电流极小，可忽略不计。VT2截止后，发射极电流为0，为低电平，因此VT5截止，集电极电流为0，经过R2接VT4基极，VT4导通后处于放大状态，基极电流非常小，R2上压降很小，若忽略其压降，则输出电压=。 当时，若先不考虑VT2的存在，则应有V。这一电压可以使三个PN结导通，故VT2、VT5发射结必然导通，之后便被钳位在2.1 V，所以实际上不可能等于4.1 V，只能是2.1 V左右。VT1的发射结反向偏置，集电结正向偏置，VT1的这种状态叫作“倒置”状态，相当于C、E端互换。VT2导通使降低而升高，导致VT4截止、VT5导通，输出电压V =。 综上所述，时，；时，，输入与输出是相反的关系，即。 由于VT2的集电极输出的电压信号和发射极输出的电压信号的变化方向相反，因此把这一级叫作反相级。输出级的工作特点是在稳定状态下，VT4和VT5总是一个导通而另一个截止，通常把这种形式的电路称为推拉式电路或图腾柱输出电路。推拉式电路可以有效地降低输出级的静态功耗并提高驱动负载的能力。VT4发射极下面的二极管VD2可以保证当VT5饱和导通时，VT4可靠地截止。 2. TTL反相器的电压传输特性 图2.15反映了TTL反相器的输出端电压随输入端电压变化的曲线，即电压传输特性曲线。 图2.15 TTL反相器的电压传输特性曲线 输入电压从0开始升高，在AB段，V，V，VT2和VT5截止，VT4导通，输出电平V。该区域称作特性曲线的截止区。 在BC段，V，因此VT2导通而VT5截止，这时VT2工作在放大区，随着的升高，和线性下降。该区域称作特性曲线的线性区。 升高到1.4 V左右时进入CD段，此时，VT2和VT5将同时导通，VT4截止，输出电位急剧下降为低电平。该区域称作特性曲线的转折区。转折区中点对应的输入电压称为阈值电压或门槛电压，用表示。 继续升高，进入特性曲线的DE段，不再变化。该区域称作特性曲线的饱和区。 3. 输入端噪声容限 从电压传输特性上看到，当输入信号在一定范围内偏离正常的低电平(0 V)而升高时，输出的高电平并不立刻改变。同样，当输入信号在一定范围内偏离正常的高电平(3.4 V)而降低时，输出的低电平也不会马上改变。因此，允许输入的高、低电平信号各有一个波动范围。在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围被称为输入端噪声容限。 规定输出高电平的下限为，输出低电平的上限为，如图2.16所示。同时可以确定，当输出为时的输入最大低电平为，输出为时的输入最小高电平为。 图2.16 输入端噪声容限 当进行多个门电路的级联时，前一级门电路的输出就是后一级门电路的输入。对后一级来说，输入低电平信号可能出现的最大值即。由此可得输入为低电平时的噪声容限为 (2-1) 同理，输入为高电平时的噪声容限为 (2-2) 74系列TTL门电路的标准参数值为，，，，故可得，。 2.3.2 TTL反相器的外部特性 与组成电路的内部元件的特性相比，门电路的输入端和输出端的伏安特性称作门电路的外部特性，研究输入特性和输出特性是正确处理门电路与门电路之间、门电路和其他电路之间连接问题的前提。 1. 输入特性 在图2.14所示的TTL反相器电路中，若考虑输入信号为高电平或低电平，电路达到稳态时的情况，可以忽略VT2和VT5的b-c结反向电流以及R3对VT5基极回路的影响，将输入端的等效电路画成如图2.17所示的形式。 当，时，输入低电平电流为 (2-3) 此时的输入电流叫作输入短路电流。常用的输入低电平为，用同样的方法求出该输入下的输入电流。在做近似分析计算时，经常用手册上给出的近似代替使用。负号表示实际电流的方向是流出输入端的。 当时，VT1管处于的状态，即倒置状态。此时相当于把原来的集电极和发射极互换使用。倒置时三极管的电流放大系数很小(<0.01)，所以高电平输入电流也很小。74系列门电路每个输入端的值在40以下。输入电流随输入电压变化的曲线，即输入特性曲线如图2.18所示。 图2.17 TTL反相器的输入端等效电路 图2.18 TTL反相器的输入特性曲线 输入电压介于高、低电平之间的情况较为复杂，但考虑到这种情况通常只发生在输入信号电平转换的短暂过程中，因此就不做详细分析了。 2. 输出特性 1) 高电平输出特性 根据前面的分析，当时，图2.14所示反相器中的VT4和VD2导通，VT5截止，输出端的等效电路可以画成如图2.19所示的形式。 由图2.19可见，VT4工作在射极输出状态，电路的输出电阻很小。在负载电流较小的范围内，负载电流的变化对的影响很小。TTL反向器高电平输出特性曲线如图2.20所示。 随着负载电流绝对值的增加，R4上的压降也随之加大，最终将使VT4的b-c结变为正向偏置，VT4进入饱和状态。这时VT4将失去射极跟随能力，因而随绝对值的增加几乎呈线性下降。图2.20所示为74系列门电路在输出为高电平时的特性曲线。该曲线表示出，在以后，随着的增加，以较快的趋势下降。 手册上给出的高电平输出电流的最大值要比5 mA小得多，这是受到功耗的限制。74系列门电路的运用条件规定，输出为高电平时，最大负载电流不能超过0.4 mA。如果，那么当时，门电路内部消耗的功率已达到1 mW。 图2.19 TTL反相器高电平输出等效电路 图2.20 TTL反相器高电平输出特性曲线 2) 低电平输出特性 输出电平为低电平时，输出极VT5管饱和导通而VT4管截止，输出端的等效电路如图2.21所示。由于VT5处于深度饱和导通状态，其c-e间内阻非常小(<)，所以负载电流增加时，输出的低电平仅稍有升高。图2.22所示为TTL反相器的低电平输出特性曲线，可以看出，与的关系在较大范围内呈线性。 图2.21 TTL反相器低电平输出等效电路 图2.22 TTL反相器低电平输出特性曲线 3. 门电路的扇出系数 门电路级联时，上一级门电路可以驱动下一级门电路的最大个数称为门电路的扇出系数。扇出系数通常由门电路的输入特性和输出特性决定。 【例2-1】 在图2.23所示的电路中，试计算门电路最多可以驱动多少个同样的门电路负载。要求输出的高、低电平满足，。 解： 首先计算保证时可以驱动的门电路数目。 从图2.22所示的低电平输出特性曲线中可查到，时的负载电流。这时的负载电流是所有负载门的输入电流之和。从图2.18所示的输入特性曲线中又可查到，当时每个门的输入电流为，于是得到电流绝对值间的关系为 即可以驱动的负载个数。 其次，再计算保证时能驱动的负载门数目。从图2.20所示的高电平输出特性曲线中可查到，时对应的为-7.5 mA。但手册上同时又规定< 0.4 mA，故应取计算。由图2.18所示的输入特性曲线可知，每个输入端的高电平输入电流，故可得 即。 综合以上两种情况可以得出结论：在给定的输入、输出特性曲线下，74系列的反相器可以驱动同类型反相器的最大数目是N =10。这个数值也叫作门电路的扇出系数。 从这个例子中还可以看到，由于门电路无论在输出高电平还是输出低电平时均有一定的输出电阻，所以输出的高、低电平都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的能力越强。有时也用输出电平的变化不超过某一规定值时允许的最大负载电流来定量表示门电路带负载能力的大小。 4. 输入端负载特性 在具体使用门电路时，有时需要在输入端与地之间或者输入端与信号的低电平之间接入电阻，如图2.24(a)所示，若G1输出低电平，则视为G2的输入端负载。 由图2.24(a)可知，因为输入电流流过，这就必然会在上产生压降而形成输入端电位。而且，越大，也越高。 图2.24(b)所示的曲线给出了随变化的规律，即输入端负载特性曲线。由图2.24(b)可知 (2-4) 上式表明，在的条件下，几乎与成正比。但是当上升到1.4 V以后，和的发射结同时导通，将钳在了2.1 V左右，所以即使再增大，也不会再升高了。这时与的关系也就不再遵守式(2-4)的关系，特性曲线趋近于=1.4 V的一条水平线。 (a) 门电路级联 (b) 输入端负载特性曲线 图2.24 输入端负载特性 【例2-2】 在图2.24(a)所示电路中，为保证门电路输出的高、低电平能正确地传送到门电路的输入端，要求时，时，试计算的最大允许值是多少。已知和均为74系列反相器，，=3.4 V，=0.2 V，=2.0 V，=0.8 V。和的输入特性曲线和输出特性曲线如图2.18、图2.20和图2.22所示。 解： 首先计算、时的允许值。由图2.24可得 (2-5) 从图2.18所示的输入特性曲线上查到时的输入电流=0.04 mA，代入式(2-5)得到 其次，再计算、时的允许值。由图2.24可见，当的接地端改接至时，应满足如下关系式： 故得到 (2-6) 将给定参数代入上式后得出。 综合以上两种情况，应取。也就是说和之间串联的电阻不应大于690 ，否则当时，可能超过。 2.3.3 TTL反相器的动态特性 1. 传输延迟时间 在TTL电路中，由于二极管和三极管从导通变为截止或从截止变为导通都需要一定的时间，而且还有二极管、三极管以及电阻、连接线等的寄生电容存在，所以把理想的矩形电压信号加到TTL反相器的输入端时，输出电压的波形不仅要比输入信号滞后，而且波形的上升沿和下降沿也将变坏，如图2.25所示。 我们把输出电压波形滞后于输入电压波形的时间叫作传输延迟时间。通常将输出电压由低电平跳变为高电平时的传输延迟时间记作，把输出电压由高电平跳变为低电平时的传输延迟时间记作。和的定义方法如图2.25所示。 在74系列门电路中，由于输出级的管导通时工作在深度饱和状态，所以它从导通转为截止时(对应于输出由低电平跳变为高电平时)的开关时间较长，致使略大于。通常用平均传输延迟时间来表征门电路的开关速度，。 因为传输延迟时间和电路的许多分布参数有关，不易准确计算，所以和的数值最后都是通过实验方法测定的。这些参数可以从产品手册上查到。 图2.25 TTL反相器的动态电压波形 2. 交流噪声容限 由于TTL电路中存在三极管的开关时间和分布电容的充放电过程，因而输入信号状态变化时必须有足够的变化幅度和作用时间才能使输出状态改变。在输入信号为窄脉冲，而且脉冲宽度接近于门电路传输延迟时间的情况下，为使输出状态改变所需要的脉冲幅度将远大于信号为直流时所需要的信号变化幅度。因此，门电路对这类窄脉冲的噪声容限——交流噪声容限高于前面讲过的直流噪声容限。 图2.26所示为输入为不同宽度的窄脉冲时TTL反相器的交流噪声容限曲线。图中以表示输入脉冲宽度，以表示输入脉冲幅度。在图2.26(a)中，将输出高电平降至2.0 V时输入正脉冲的幅度定义为正脉冲噪声容限。在图2.26(b)中，将输出低电平上升至0.8 V时输入负脉冲的幅度定义为负脉冲噪声容限。 (a) 正脉冲噪声容限 (b) 负脉冲噪声容限 图2.26 TTL反相器的交流噪声容限 因为绝大多数TTL门电路的传输延迟时间都在50 ns以内，所以当输入脉冲的宽度达到微秒的数量级时，在信号作用时间内电路已达到稳态，应将输入信号按直流信号处理。 3. 电源的动态尖峰电流 通过对TTL反相器电路的计算发现，在稳定状态下，输出电平不同时，电路从电源所取得的电流也不一样。由图2.27(a)可见，当时，为高电平，若，则、和导通，截止，电源电流等于和之和。前面已经讲过，当和同时导通时，被钳在2.1 V左右。假定发射结的导通压降为0.7 V，饱和导通压降，则。于是得到 (2-7) 故得 当时，设，由图2.27(b)可见，这时和导通，和截止。因为输出端没有接负载，没有电流通过，所以电源电流等于。如果取发射结的导通压降为0.7 V，则，于是得到 (2-8) (a) (b) 图2.27 TTL反相器电源电流的计算 在动态情况下，特别是在输出电压由低电平突然转变成高电平的过渡过程中，由于原来工作在深度饱和状态，所以的导通必然先于的截止，这样就出现了短时间内和同时导通的状态，有很大的瞬间电流流经和，使电源电流出现尖峰脉冲，如图2.28所示。 由图2.29可见，如果从高电平跳变成低电平的瞬间，尚未脱离饱和导通状态而已饱和导通，则电源电流的最大瞬时值为 (2-9) 故得到 图2.28 TTL反相器的电源动态尖峰电流 图2.29 TTL反相器电源尖峰电流的计算 电源尖峰电流带来的影响主要表现为两个方面。首先，它使电源的平均电流增加了。而且从图2.28上不难看出，信号的重复频率越高，门电路的传输延迟时间越长，电流平均值增加得越多。在计算系统的电源容量时必须注意这一点。 其次，当系统中有许多门电路同时转换工作状态时，电源的瞬间尖峰电流数值很大，这个尖峰电流将通过电源线和地线以及电源的内阻形成一个系统内部的噪声源。因此，在系统设计时应采取有效的措施将这个噪声抑制在允许的限度以内。 从图2.28上还可以看到，在输入电压由高电平变为低电平的过程中，也有一个不大的电源尖峰电流产生。但由于导通时一般并非工作在饱和状态，能够较快地截止，所以和同时导通的时间极短，不可能产生很大的瞬间电源电流。在计算电源容量时，可以不考虑它的影响。 为便于计算尖峰电流的平均值，可以按照图2.29所示的电路，近似地把电源的尖峰电流视为三角波，并认为尖峰电流的持续时间等于传输延迟时间，如图2.30所示。图中的T为信号重复周期。 图2.30 电源尖峰电流的近似波形 一个周期内尖峰脉冲的平均值为 (2-10) 或以脉冲重复频率表示为 (2-11) 如果每个周期中输出高、低电平的持续时间相等，在考虑电源动态尖峰电流的影响之后，电源电流的平均值将为 (2-12) 【例2-3】 若74系列TTL反相器的电路参数如图2.14所示，并知，试计算在的矩形波输入电压信号作用下电源电流的平均值。已知输入电压信号的占空比(高电平持续时间与周期之比)为50%。 解： 在图2.14所示的电路参数下，根据式(2-7)、式(2-8)和式(2-9)已计算出，，。将这些数值及给定的、值代入式(2-12)得到 这个结果比单纯地用和平均所得到的数值增加了53%。由此可见，工作频率较高时，不能忽视尖峰电流对电源平均电流的影响。 2.3.4 其他类型的TTL门电路 1. 其他逻辑功能的门电路 为便于实现各种不同的逻辑函数，在门电路的定型产品中除了反相器以外，还有与门、或门、与非门、或非门、与或非门和异或门几种常见的类型。尽管它们的逻辑功能各异，但其输入端、端出端的电路结构形式与反相器基本相同。因此前面所讲的反相器的输入特性和输出特性对这些门电路同样适用。 1) 与非门 图2.31(a)所示为74系列TTL与非门的典型电路。它与图2.14所示的反相器电路的区别在于输入端改成了多发射极三极管。 多发射极三极管的结构如图2.31(b)左图所示。它的基区和集电区是共用的，而在P型的基区上制作了两个(或多个)高掺杂的N型区，形成两个互相独立的发射极。可以把多发射极三极管看作两个发射极独立而基极和集电极分别并联在一起的三极管，如图2.31(b)右图所示。 在图2.31所示的与非门电路中，只要A、B当中有一个接低电平，则必有一个发射结导通，并将的基极电位钳在0.9 V(假定，)。这时和都不导通，输出为高电平。只有当A、B同时为高电平时，和才同时导通，并使输出为低电平。因此，Y和A、B之间为与非关系，即。 (a) TTL与非门电路结构 (b) 多发射极三极管 图2.31 TTL与非门电路 可见，TTL电路中的与逻辑关系是利用的多发射极结构实现的。 与非门输出电路的结构和电路参数与反相器相同，所以反相器的输出特性也适用于与非门。 在计算与非门每个输入端的输入电流时，应根据输入端的不同工作状态区别对待。在把两个输入端并联使用时，由图2.31可以看出，低电平输入电流可按式(2-8)计算，所以和反相器相同。而输入接高电平时，和分别为两个倒置三极管的等效集电极，所以总的输入电流为单个输入端的高电平输入电流的两倍。 如果A、B一个接高电平而另一个接低电平，则低电平输入电流与反相器的基本相同，而高电平输入电流比反相器的略大一些。 2) 或非门 TTL或非门的典型电路如图2.32所示。 图2.32 TTL或非门电路 图2.32中，、和所组成的电路与、和所组成的电路完全相同。当A为高电平时，和同时导通，截止，输出Y为低电平。当B为高电平时，和同时导通，截止，输出Y也是低电平。只有当A、B都为低电平时，和同时截止，截止而导通，从而使输出Y成为高电平。因此，Y和A、B间为或非关系，即。 可见，或非门中的或逻辑关系是通过将和两个三极管的输出端并联来实现的。 由于或非门的输入端和输出端电路结构与反相器相同，所以输入特性和输出特性也和反相器一样。 3) 与或非门 若将图2.32所示的或非门电路中的每个输入端都改用多发射极三极管，就得到了如图2.33所示的与或非门电路。 由图2.33可见，当A、B同时为高电平时，、导通而截止，输出Y为低电平。同理，当C、D同时为高电平时，、导通而截止，也使Y为低电平。只有当A、B和C、D每一组输入都不同时为高电平时，和才同时截止，使截止而导通，输出Y为高电平。因此，Y和A、B及C、D间是与或非关系，即。 4) 异或门 TTL异或门的典型电路如图2.34所示。 图2.33 TTL与或非门电路 图2.34 TTL异或门电路 图2.34中虚线以右部分和或非门的反相级、输出级相同，只要和当中有一个基极为高电平，都能使截止、导通，输出为低电平。 若A、B同时为高电平，则、导通而截止，输出为低电平。反之，若A、B同时为低电平，则和同时截止，使和导通而截止，输出也为低电平。 当A、B中一个是高电平而另一个是低电平时，正向饱和导通、截止。同时，由于A、B中必有一个是高电平，使、中有一个导通，从而使截止。、同时截止以后，导通，截止，故输出为高电平。因此，Y和A、B间为异或关系，即。 与非门、或非门电路是在与门、或门电路的基础上在电路内部增加一级反相级所构成的。因此，与门、或门的输入电路及输出电路和与非门、或非门的相同。这两种门电路的具体电路和工作原理就不一一介绍了。 2. 集电极开路的门电路 虽然推拉式输出电路结构具有输出电阻很低的优点，但使用时有一定的局限性。首先，不能把它们的输出端并联使用。如图2.35所示，倘若一个门的输出是高电平而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。这个电流的数值将远远超过正常工作电流，可能使门电路损坏。 其次，在采用推拉式输出级的门电路中，电源一经确定(通常规定工作在 5 V)，输出的高电平也就固定了，因而无法满足对不同输出高、低电平的需要。此外，推拉式电路结构也不能满足驱动较大电流、较高电压的负载要求。 克服上述局限性的方法就是把输出级改为集电极开路的三极管结构，做成集电极开路的门电路(Open Collector Gate)，简称OC门。 图2.36给出了OC门的电路结构和图形符号。这种门电路在工作时需要外接负载电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，输出端三极管的负载电流也不会过大。 图2.35 推拉式输出级并联的情况 图2.36 集电极开路与非门的电路结构和图形符号 图2.37是将两个OC结构与非门的输出并联的例子。由图可知，只有A、B同时为高电平时才导通，输出低电平，故。同理，。现将、两条输出线直接接在一起，因而只要、中有一个是低电平，Y就是低电平。只有、同时为高电平时，Y才为高电平，即。Y和、之间的这种连接方式称为“线与”，在逻辑图中用方框表示。因为，所以将两个OC结构的与非门线与连接即可得到与或非的逻辑功能。 图2.37 OC门输出并联的接法及逻辑图 由于和同时截止时输出的高电平为，而的电压数值可以不同于门电路本身的电源，所以只要根据要求选择的大小，就可以得到所需的值。 另外，有些OC门的输出管设计得尺寸较大，足以承受较大电流和较高电压。例如SN7407输出管允许的最大负载电流为40 mA，截止时耐压30 V，足以直接驱动小型继电器。 下面简要地介绍一下OC门外接负载电阻的计算方法。在图2.38(a)所示的电路中，假定将n个OC门的输出端并联使用，负载是m个TTL与非门的输入端。 当所有OC门同时截止时，输出为高电平。为保证高电平不低于规定的值，显然不能选得过大。据此便可列出计算最大值的公式为 (2-13) 式中：为外接电源电压；为每个OC门输出三极管截止时的漏电流；为负载门每个输入端的高电平输入电流。图中标出了此时各个电流的实际流向。 当OC门中只有一个导通时，电流的实际流向如图2.38(b)所示。因为这时负载电流全部流入导通的那个OC门，所以值不可太小，以确保流入导通OC门的电流不致超过最大允许的负载电流。由此得到计算最小值的公式为 (2-14) 式中：为规定的输出低电平；为负载门的数目(如果负载门为或非门，为输入端数目)；为每个负载门的低电平输入电流。 最后选定的值应介于式(2-13)和式(2-14)所规定的最大值与最小值之间。除了与非门和反相器以外，与门、或门、或非门等都可以做成集电极开路的输出结构，而且外接负载电阻的计算方法也相同。 (a) 计算OC门负载电阻最大值的电路示意图 (b) 计算OC门负载电阻最小值的电路示意图 图2.38 计算OC门负载电阻最大值和最小值的工作状态 3. 三态输出门电路 三态输出门(Three-State Output Gate)，简称TS门，是在普通门电路的基础上附加控制电路而构成的。 图2.39给出了三态输出门的电路图及图形符号。其中图2.39(a)所示电路的控制端EN为高电平时(EN=1)，P点为高电平，二极管VD截止，电路的工作状态和普通的与非门没有区别。这时，可能是高电平，也可能是低电平，视A、B的状态而定。而当控制端EN为低电平时(EN=0)，P点为低电平，截止。同时，二极管VD导通，的基极电位被钳在0.7 V，使截止。由于和同时截止，所以输出端呈高阻状态。这样输出端就有三种可能出现的状态：高阻、高电平和低电平。故称这种门电路为三态输出门。 因为图2.39(a)所示电路在EN=1时为正常的与非工作状态，所以称为控制端高电平有效。而在图2.39(b)所示电路中，EN=0时为工作状态，故称为控制端低电平有效。 (a) 控制端高电平有效 (b)控制端低电平有效 图2.39 三态输出门的电路图和图形符号 在一些复杂的数字系统(如微型计算机)中，为了减少各个单元电路之间连线的数目，希望能在同一条导线上分时传递若干个门电路的输出信号。这时可采用如图2.40(a)所示的连接方式：图中～均为三态与非门。只要在工作时控制各个门的EN端轮流等于1，而且任何时候仅有一个等于1，就可以把各个门的输出信号轮流送到公共的传输线——总线上而互不干扰。这种连接方式称为总线结构。 三态输出门还经常做成单输入、单输出的总线驱动器，并且输入与输出有同相和反相两种类型。 利用三态输出门电路还能实现数据的双向传输。在图2.40(b)所示的电路中，当EN=1时工作而为高阻态，数据经反相后送到总线上；当EN=0时工作而为高阻态，来自总线的数据经反相后由送出。 (a) 将三态输出门接成总线结构 (b) 三态输出门实现数据的双向传输 图2.40 三态输出门的应用 2.3.5 TTL数字集成电路系列 TI公司最初生产的TTL电路取名为SN54/74系列，称之为TTL基本系列。 为满足用户在提高工作速度和降低功耗这两方面的要求，继上述的74系列之后，TI公司又相继研制和生产了74H系列、74S系列、74LS系列、74AS系列和74ALS系列等改进的TTL电路。现将这几种改进系列在电路结构和电气特性上的特点分述如下，并比较了54系列与74系列的异同。 1. 74H系列 74H系列又称高速系列。图2.41所示为74H系列与非门(74H00)的电路结构。为了提高电路的开关速度，减小传输延迟时间，在电路结构上采取了两项改进措施：一是在输出级采用了达林顿结构，用和组成的复合三极管代替原来的；二是将所有电阻的阻值普遍降低为原来的一半左右。 采用达林顿结构进一步减小了门电路输出高电平时的输出电阻，从而提高了对负载电容的充电速度。减小了电路中各个电阻的阻值以后，不仅缩短了电路中各节点电位的上升时间和下降时间，也加速了三极管的开关过程。因此，74H系列门电路的平均传输延迟时间约为74系列门电路的一半，通常在10 ns以内。 减小电阻阻值带来的不利影响是增加了电路的静态功耗。74H系列门电路的平均电流约为74系列门电路的两倍。这就是说，74H系列门电路工作速度的提高是用增加功耗的代价换取的。因此，74H系列门电路的改进效果不够理想。 图2.41 74H系列与非门(74H00)的电路结构 2. 74S系列 74S系列又称肖特基系列。通过对74系列门电路动态过程的分析可以看到，三极管导通时工作处于深度饱和状态是产生传输延迟时间的一个主要原因。如果能避免三极管导通时进入深度饱和状态，那么传输延迟时间将大幅度减小。为此，在74S系列的门电路中，采用了抗饱和三极管(或称为肖特基三极管)。 抗饱和三极管是由普通的双极型三极管和肖特基势垒二极管(Schottky Barrier Diode，SBD)组合而成的，如图2.42所示。 和普通的PN结型二极管不同，肖特基势垒二极管是由金属和半导体接触而形成的。它的制造工艺和TTL电路的常规工艺是完全相容的，以致无须增加工艺步骤即可得到SBD。由图2.43可见，为了获得铝-N型硅接触的SBD，只需在制作基极的铝引线时把它延伸到N型的集电区半导体上就行了。而且，这个SBD的极性也恰好是基极一侧为正，集电极一侧为负。 图2.42 抗饱和三极管 图2.43 肖特基势垒二极管的结构 由于SBD的开启电压很低，只有0.3～0.4 V，所以当三极管的b-c结进入正向偏置以后，SBD首先导通，并将b-c结的正向电压钳在0.3～0.4 V。此后从基极注入的过驱动电流从SBD流走，从而有效地制止了三极管进入深度饱和状态。 图2.44所示为74S系列与非门(74S00)的电路结构。其中、、、和都是抗饱和三极管。因为的b-c结不会出现正向偏置，亦即不会进入饱和状态，所以不必改用抗饱和三极管。电路中仍采用了较小的电阻阻值(与74H系列相当)。 电路结构的另一个特点是用、和组成的有源电路代替了74H系列中的电阻，为管的发射结提供了一个有源泄放回路。在由截止变为导通的瞬间，由于的基极回路中串接了电阻，所以的基极必然先于的基极导通，使发射极的电流全部流入的基极，从而加速了的导通过程。而在稳态下，由于导通后产生的分流作用减少了的基极电流，也就减轻了的饱和程度，这又有利于加快从导通变为截止的过程。 当从导通变为截止以后，由于仍处于导通状态，为的基极提供了一个瞬间的低内阻泄放回路，使得以迅速截止。因此，有源泄放回路的存在缩短了门电路的传输延迟时间。 此外，引进有源泄放电路还改善了门电路的电压传输特性。因为的发射结必须经或的发射结才能导通，所以不存在导通而尚未导通的阶段，而这个阶段正是产生电压传输特性线性区的根源，因此74S系列门电路的电压传输特性曲线上没有线性区，更接近于理想的开关特性，如图2.45所示。从图中可以看到，74S系列门电路的阈值电压比74系列的要低一些。这是因为为抗饱和三极管，它的b-c极间存在SBD，所以开始导通所需要的输入电压比74系列门电路要低一点。 图2.44 74S系列与非门(74S00)的电路结构 图2.45 74S系列反相器的电压传输特性曲线 采用抗饱和三极管和减小电路中电阻的阻值也带来了一些缺点：首先，电路的功耗加大了；其次，由于脱离了深度饱和状态，导致输出低电平升高(最大值可达0.5 V左右)。 3. 74LS系列 性能比较理想的门电路应该是工作速度既快，功耗又小。然而从上面的分析中可以发现，缩短传输延迟时间和降低功耗对电路提出的要求往往是互相矛盾的。因此，只有用传输延迟时间和功耗的乘积(Delay-Power Produdct，简称延迟-功耗积或dp积)才能全面评价门电路性能的优劣。延迟-功耗积越小，电路的综合性能越好。 为了得到更小的延迟-功耗积，在兼顾功耗与速度两方面的基础上又进一步开发了74LS系列(也称为低功耗肖特基系列)。 图2.46所示为74LS系列与非门(74LS00)的电路结构。为了降低功耗，74LS大幅度提高了电路中各个电阻的阻值。同时，将原来接地的一端改接输出端，以减小导通时上的功耗。74LS系列门电路的功耗仅为74系列的1/5、74H系列的1/10。为了缩短传输延迟时间，提高开关工作速度，74LS沿用了74S系列提高工作速度的两种方法：使用抗饱和三极管和引入有源泄放电路。同时，还将输入端的多发射极三极管用SBD代替，因为这种二极管没有电荷存储效应，有利于提高工作速度。此外，为进一步加速电路开关状态的转换过程，又接入了、这两个SBD。当输出端由高电平跳变为低电平时，经的集电极和的基极为输出端的负载电容提供了另一条放电回路，既加快了负载电容的放电速度，又为增加了基极驱动电流，加速了的导通过程。同时，也通过为的基极提供一个附加的低内阻放电通路，使更快地截止，这也有利于缩短传输延迟时间。由于采用了这一系列的措施，虽然电阻阻值增大了很多，但74LS的传输延迟时间仍可达到74系列的水平。74LS系列的延迟-功耗积是上述四种TTL电路系列中最小的一种，仅为74系列的1/5、74S系列的1/3。 图2.46 74LS系列与非门(74LS00)的电路结构 74LS系列门电路的电压传输特性曲线也没有线性区，而且阈值电压要比74系列低，约为1V左右。 4. 74AS和74ALS系列 74AS系列是为了进一步缩短传输延迟时间而设计的改进系列。它的电路结构与74LS系列相似，但是电路中采用了很低的电阻阻值，从而提高了工作速度。 74ALS系列是为了获得更小的延迟-功耗积而设计的改进系列，它的延迟-功耗积是TTL电路所有系列中最小的。为了降低功耗，电路中采用了较高的电阻阻值，同时，通过改进生产工艺缩小了内部各个器件的尺寸，获得了减小功耗、缩短延迟时间的双重功效。此外，在电路结构上也做了局部的改进。 5. 54、54H、54S、54LS系列 54系列的TTL电路和74系列的TTL电路具有完全相同的电路结构和电气性能参数。所不同的是，54系列比74系列的工作温度范围更宽，电源允许的工作范围也更大。74系列的工作环境温度规定为0～70℃，电源电压的工作范围为5V±5%；而54系列的工作环境温度为-55～ 125℃，电源电压的工作范围为5V±10%。 54H与74H、54S与74S以及54LS与74LS系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54系列和74系列的区别那样。 为便于比较，现将不同系列TTL电路的延迟时间、功耗和延迟-功耗积(dp积)列于表2.3中。 表2.3 不同系列TTL门电路的性能比较 74/54 74H/54H 74S/54S 74LS/54LS 74AS/54AS 74ALS/54ALS tpd/ns 10 6 4 10 1.5 4 P/(mW/门) 10 22.5 20 2 20 1 dp积/(ns·mW) 100 135 80 20 30 4 在不同系列的TTL器件中，只要器件型号的后几位数字一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。例如7420、74H20、74S20、74LS20、74ALS20都是双4输入与非门(内部有两个4输入端的与非门)，都采用14条引脚双列直插式封装，而且输入端、输出端、电源、地线的引脚位置也都是相同的。 2.4 CMOS门电路 2.4.1 CMOS反相器的电路结构和工作原理 1. 电路结构 由2.1.3节可知，MOS管开关电路满足=0 V时，；时，。因此，这是一个反相器。用一个PMOS管代替图2.11(a)中RD的位置，可以构成CMOS反相器，其基本电路结构形式为图2.47所示的有源负载反相器。其中VTl是P沟道增强型MOS管，VT2是N沟道增强型MOS管。假设VTl和VT2的开启电压分别为VGS(th)P和VGS(th)N，令VDD>VGS(th)N ，那么当时，有 (2-15) 故VTl导通，且导通内阻很低(在足够大时可小于1 kW)；而VT2截止，且截止内阻很高(可达～)。因此，输出为高电平，。 当时，则有 故VTl截止而VT2导通，输出为低电平，且。 可见，输出与输入之间为逻辑非的关系，而其结构由一个PMOS管和一个NMOS管构成，因此称为CMOS反相器。 在图2.47所示的反相器电路中，无论是高电平还是低电平，VTl和VT2总是工作在一个导通而另一个截止的状态，即所谓互补状态，所以把这种电路结构形式称为互补对称式金属-氧化物-半导体电路(Complementary-SymmeteryMetal-Oxide-Semiconductor Gircuit)，简称CMOS电路。 由于静态条件下，无论是高电平还是低电平，VTl和VT2中总有一个是截止的，而且截止内阻又极高，流过VTl和VT2的静态电流极小，因而CMOS反相器的静态功耗极小。这是CMOS电路最突出的一大优点。 2. 电压传输特性和电流传输特性 在图2.47所示的CMOS反相器电路中，设，且，VTl和VT2具有同样的导通内阻和截止内阻，则输出电压随输入电压变化的曲线，即电压传输特性曲线如图2.48所示。 图2.47 CMOS反相器 图2.48 CMOS反相器的电压传输特性曲线 当反相器工作于电压传输特性曲线的AB段时，由于，而，故VTl导通并工作在低内阻的电阻区，VT2截止，分压的结果。 在BC段，，，，VTl和VT2同时导通。假设VTl和VT2的参数完全对称，则时两管的导通内阻相等，，即工作于电压传输特性曲线转折区的中点。因此，CMOS反相器的阈值电压为。 在特性曲线的CD段，由于，使，故VTl截止，而，VT2导通，因此。 从图2.48所示的曲线上还可以看到，CMOS反相器的电压传输特性上不仅有，而且转折区的变化率很大，因此它更接近于理想的开关特性。这种形式的电压传输特性使CMOS反相器获得了更大的输入端噪声容限。 图2.49所示为漏极电流随输入电压而变化的曲线，即所谓电流传输特性曲线。这个特性曲线也可以分成三个工作区。在AB段，因为VT2工作在截止状态，内阻非常高，所以流过VTl和VT2的漏极电流几乎等于零。在BC段，VTl、VT2同时导通，有电流流过VTl和VT2，而且附近的最大。考虑到CMOS电路的这一特点，在使用这类器件时不应使之长期工作在电流传输特性的BC段()，以防止器件因功耗过大而损坏。在CD段，因为VTl为截止状态，内阻非常高，所以流过VTl和VT2的漏极电流也几乎为零。 3. 输入端噪声容限 图2.50中画出了为不同数值时CMOS反相器的电压传输特性曲线。可以看出，随着的增加，和也相应加大，而且每个值下的和始终保持相等。 图2.49 CMOS反相器的电流传输特性曲线 图2.50 不同VDD下CMOS反相器的噪声容限 国产CC4000系列CMOS电路的性能指标中规定：在输出高、低电平的变化不大于0.1的条件下，输入信号低、高电平允许的最大变化量为和。测试结果表明，=>0.3。图2.51中绘出了和随变化的情况。图中取(-0.05) V为的正常值，取0.05 V为的正常值。 图2.51 CMOS反相器输入端噪声容限与VDD的关系 为了提高CMOS反相器的输入端噪声容限，可以适当提高，而这在TTL电路中是办不到的。 2.4.2 CMOS反相器的外部特性 1. 输入特性 CC4000系列CMOS反相器输入保护电路的输入特性曲线如图2.52(a)所示。在 范围内，输入电流。当以后，迅速增大。而在以后，VD2经导通，的绝对值随绝对值的增加而增加。二者绝对值的增加近似呈线性关系，变化的斜率由决定。 常见于74HC系列CMOS器件中的输入保护电路的输入特性曲线如图2.52(b)所示。 (a) CC4000系列电路的输入特性曲线 (b) 74HC系列电路的输入特性曲线 图2.52 CMOS反相器的输入特性曲线 2. 输出特性 1) 低电平输出特性 当时，反相器的P沟道管截止、N沟道管导通，工作状态如图2.53所示。这时负载电流从负载电路注入VT2、输出电平随增加而升高，如图2.54所示。因为这时的就是，就是，所以与的曲线实际上也就是VT2的漏极特性曲线。从曲线上还可以看到，由于VT2的导通内阻与的大小有关，越大，导通内阻越小，所以在同样的值下，越高，VT2导通时的越大，也越低。 图2.53 VO=VOL时CMOS反相器的工作状态 图2.54 CMOS反相器的低电平输出特性曲线 2) 高电平输出特性 当CMOS反相器的输出为高电平，即时，P沟道管导通而N沟道管截止，电路的工作状态如图2.55所示。这时的负载电流是从门电路的输出端流出的，与规定的负载电流正方向相反，在图2.56所示的输出特性曲线上为负值。 由图2.55可见，这时的数值等于减去VTl的导通压降。随着负载电流的增加，VTl的导通压降加大，下降。如前所述，因为MOS管的导通内阻与大小有关，所以在同样的值下，越高，则VTl导通时越小，它的导通内阻越小，也就下降得越少，如图2.56所示。 CC4000系列门电路的性能参数规定：当>5 V，而且输出电流不超出允许范围时，、。因此，可以认为、。 图2.55 VO=VOH时CMOS反相器的工作状态 图2.56 CMOS反相器的高电平输出特性曲线 2.4.3 CMOS与非门和或非门 图2.57所示为CMOS与非门的基本结构形式，它由两个并联的P沟道增强型MOS管VT1、VT3和两个串联的N沟道增强型MOS管VT2、VT4组成。 当A =1、B =0时，VT3导通、VT4截止，故Y =1。而当A =0、B =1时，VT1导通、VT2截止，也使Y =1。只有在A =B =1时，VT1和VT3同时截止、VT2和VT4同时导通，才有Y =0。因此，Y和A、B间是与非关系，即。 图2.58所示为CMOS或非门的基本结构形式，它由两个并联的N沟道增强型MOS管VT2、VT4和两个串联的P沟道增强型MOS管VT1、VT3组成。 图2.57 CMOS与非门 图2.58 CMOS或非门 在这个电路中，只要A、B当中有一个是高电平，输出就是低电平。只有当A、B同时为低电平时，才使VT2和VT4同时截止、VT1和VT3同时导通，输出为高电平。因此，Y和A、B间是或非关系，即。 利用与非门、或非门和反相器又可组成与门、或门、与或非门、异或门等，这里就不一一列举了。 图2.57所示的与非门电路虽然结构很简单，但也存在着很大的缺点。 首先，它的输出电阻受输入端状态的影响。假定每个MOS管的导通内阻均为，截止内阻，则根据前面对图2.57的分析可知： 若A=B=1，则 若A=B=0，则 若A=1、B=0，则 若A=0、B=1，则 可见，输入状态的不同可以使输出电阻相差4倍之多。 其次，输出的高、低电平受输入端数目的影响。输入端数目越多，串联的驱动管数目也越多，输出的低电平也越高。而当输入全部为低电平时，输入端，负载管并联的数目就越多，输出的高电平也更高一些。 在图2.58所示的或非门电路中也存在类似的问题。因为MOS管的栅极和衬底之间存在着以SiO2为介质的输入电容，而绝缘介质又非常薄(约 1000)，极易被击穿(耐压约100 V)，所以必须采取保护措施。 在目前生产的CMOS集成电路中都采用了各种形式的输入保护电路，图2.59所示的保护电路就是常用的两种。在CC4000系列CMOS器件中，多采用图2.59(a)所示的输入保护电路。图中的VDl和VD2都是双极型二极管，它们的正向导通压降=0.5～0.7 V，反向击穿电压约为30 V。由于VDl是在输入端的P型扩散电阻区和N型衬底间自然形成的，是一种所谓分布式二极管结构，所以在图2.59(a)中用一条虚线和两端的两个二极管表示。这种分布式二极管结构可以通过较大的电流。的阻值一般在1.5～2.5 kW之间。C1和C2分别表示VT1和VT2的栅极等效电容。 (a) CC4000系列的输入保护电路 (b) 74HC系列的输入保护电路 图2.59 CMOS反相器的输入保护电路 在输入信号电压的正常工作范围内()，输入保护电路不起作用。 若二极管的正向导通压降为，则时，VD1导通，将VTl和VT2的栅极电位钳在，保证加到C2上的电压不超过。而当-0.7V时，VD2导通，将栅极电位钳在，保证加到C1上的电压也不会超过。因为多数CMOS集成电路使用的不超过18 V，所以加到C1和C2上的电压不会超过允许的耐压极限。 在输入端出现瞬时的过冲电压而使VD1或VD2发生击穿的情况下，只要反向击穿电流不过大，而且持续时间很短，那么在反向击穿电压消失后，VD1和VD2的PN结仍可恢复工作。 当然，这种保护措施是有一定限度的。如果通过VD1或VD2的正向导通电流过大或反向击穿电流过大，都会损坏输入保护电路，进而使MOS管栅极被击穿。因此，在可能出现上述情况时，还必须采取一些附加的保护措施，并注意器件的正确使用方法。 为了克服这些缺点，在目前生产的CC4000系列和74HC系列CMOS电路中均采用带缓冲级的结构，就是在门电路的每个输入端、输出端各增设一级反相器。加进的这些具有标准参数的反相器称为缓冲器。 需要注意的一点是，输入、输出端加进缓冲器以后，电路的逻辑功能也发生变化。图2.60所示的与非门电路是在图2.58所示的或非门电路的基础上增加了缓冲器以后得到的。在原来与非门的基础上增加缓冲级以后就得到了或非门电路，如图2.61所示。 图2.60 带缓冲级的CMOS与非门电路 图2.61 带缓冲级的CMOS或非门电路 对于这些带缓冲级的门电路，其输出电阻和输出的高、低电平以及电压传输特性将不受输入端状态的影响。而且，电压传输特性曲线的转折区也变得更陡了。此外，前面讲到的CMOS反相器的输入特性和输出特性对这些门电路自然也适用。 2.4.4 CMOS三态门和漏极开路门 1. 三态输出的CMOS门电路 CMOS三态输出门从电路结构上分大体有以下三种形式。 第一种电路结构是在反相器上增加一对P沟道和N沟道的MOS管，如图2.62所示。当控制端=1时，附加管和同时截止，输出呈高阻态。而当=0时，和同时导通，反相器正常工作，。 图2.62 CMOS三态门电路结构之一 第二种电路结构是在反相器的基础上增加一个控制管和一个与非门或者或非门，如图2.63所示。 在图2.63(a)所示的电路中，若=1，则控制管截止。这时或非门的输出为0，亦为截止状态，故输出为高阻态。反之，若=0，则导通，门电路正常工作，Y =A。 在图2.63(b)所示的电路中是用与非门和控制管实现三态控制的。当EN=0时，截止，由于这时与非门的输出为高电平，VTl也截止，所以输出为高阻态。而当EN=1时，导通，门电路正常工作，Y=A。 (a) 用或非门控制 (b) 用与非门控制 图2.63 CMOS三态门电路结构之二 第三种电路结构是在反相器的输出端串进一个CMOS模拟开关(参见2.4.5节)，作为输出状态的控制开关，如图2.64所示。 当=1时，传输门TG截止，输出为高阻态。而当=0时，TG导通，反相器的输出通过模拟开关到达输出端，故。 图2.64 CMOS三态门电路结构之三 2. 漏极开路的门电路 在CMOS电路中，CMOS门的输出电路结构可以做成漏极开路的形式，也称为OD门。这种输出电路结构经常用在输出/缓冲驱动器中，或者用于输出电平的变换，以及满足吸收大负载电流的需要，此外也可用于实现线与逻辑。 图2.65所示为CC40107双2输入与非缓冲/驱动器的逻辑图，它的输出电路是一只漏级开路的N沟道增强型MOS管。在输出为低电平的条件下，它能吸收的最大负载电流达50 mA。 图2.65 漏极开路输出的与非门CC40107 如果输入信号的高电平，而输出端外接电源为，则输出的高电平将为。这样就把、0的输入信号高、低电平转换成了0、的输出电平了。 计算外接电阻的方法已经在介绍TTL的OC门时讲过，此处不再重复。 2.4.5 CMOS传输门 利用P沟道MOS管和N沟道MOS管的互补性可以接成如图2.66所示的CMOS传输门。CMOS传输门如同CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。 图2.66中的VT1是N沟道增强型MOS管，VT2是P沟道增强型MOS管。因为VT1和VT2的源极和漏极在结构上是完全对称的，所以栅极的引出端画在栅极的中间。VT1和VT2的源极和漏极分别相连作为传输门的输入端和输出端。C和是一对互补的控制信号。 如果传输门的一端接输入正电压，另一端接负载电阻，则VT1和VT2的工作状态如图2.67所示。 图2.66 CMOS传输门的电路结构与逻辑符号 图2.67 CMOS传输门中两个MOS管的工作状态 设控制信号C和的高、低电平分别为和0 V，那么当、时，只要输入信号的变化范围不超出0～，则VT1和VT2同时截止。输入与输出之间呈高阻态()，传输门截止。 反之，若C=1、=0，而且在远大于VT1和VT2导通电阻的情况下，则当时，VT1将导通；而当时，VT2导通。因此，在0～之间变化时，VT1和VT2至少有一个是导通的，使与两端之间呈低阻态(小于)，传输门导通。 由于VT1、VT2管的结构形式是对称的，即漏极和源极可互易使用，因而CMOS传输门属于双向器件，它的输入端和输出端也可以互易使用。 利用CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路，如数据选择器、寄存器、计数器等。 传输门的另一个重要用途是用作模拟开关，用来传输连续变化的模拟电压信号。这一点是无法用一般的逻辑门实现的。模拟开关的基本电路是由CMOS传输门和一个CMOS反相器组成，如图2.68所示。和CMOS传输门一样，它也是双向器件。 图2.68 CMOS双向模拟开关的电路结构和符号 假定接在输出端的电阻为(见图2.69)，双向模拟开关的导通内阻为。当C=0(低电平)时开关截止，输出与输入之间的联系被切断，。 当C=1(高电平)时，开关接通，输出电压为 (2-16) 将与的比值定义为电压传输系数，即 (2-17) 为了得到尽量大而且稳定的电压传输系数，应使，而且希望不受输入电压变化的影响。然而，MOS管的导通内阻是栅源电压的函数。从图2.67可见，VT1和VT2的都是随的变化而改变的。因而在不同的值下，VT1的导通内阻、VT2的导通内阻以及它们并联而成的皆非常数。 图2.70给出了、和随变化的曲线。由于VT1和VT2的互补作用，的变化较、的变化明显减小。但由于曲线的非线性及不完全对称，还达不到基本不变的要求。为了进一步减小的变化，又对图2.68所示的电路做了改进。采用改进电路的国产CC4066模拟开关集成电路在下的值不大于240，而且在变化时基本不变。目前某些精密CMOS模拟开关的导通电阻已经降低到了20以下。 图2.69 CMOS模拟开关接负载电阻的情况图 图2.70 CMOS模拟开关的电阻特性 2.4.6 CMOS 数字集成电路系列 1. 高速CMOS电路 自CMOS电路问世以来，它便以其低功耗、高抗干扰能力等突出的优点引起了用户和生产厂商的普遍重视。然而早期生产的CMOS器件工作速度较低，使它的应用范围受到了一定的限制。 从图2.71给出的MOS管结构图中可以看到，在MOS管中存在着一些寄生电容，因而降低了MOS管的开关速度。这些电容包括栅极对衬底的电容、漏极对衬底的电容、源极对衬底的电容、栅极和漏极间的电容以及栅极和源极间的电容等。 为了减小这些电容，高速CMOS电路从工艺上做了改进。首先，尽量减小了沟道的长度，缩小了整个MOS管的尺寸。理论分析和实验证明，将器件尺寸缩小到原来的，开关速度将提高10倍，同时功耗相应地减小为原来的。而且，减小沟道长度还能缩短载流子通过沟道的渡越时间，这也有利于提高开关速度。其次，采用硅栅自对准技术减小了栅极和漏极、栅极和源极的重叠区，可使和的数值减小。 图2.71 MOS管的寄生电容效应 采用上述短沟道、硅栅自对准工艺生产的高速CMOS电路，其平均传输延迟时间小于10 ns，只有CC4000系列CMOS门电路的，与54LS/74LS系列的TTL门电路相当。 高速CMOS门电路的通用系列为54HC/74HC系列。该系列产品使用 5 V电源，输出的高、低电平与TTL电路兼容。不仅如此，54HC/74HC×××与54LS/74LS×××只要最后×××表示的数字相同，则两种器件的逻辑功能、外形、尺寸及引脚排列顺序也完全相同。这些都为以74HC系列产品替代74LS系列产品提供了方便。不过在输入特性和输出特性上，这两种器件有所不同，在多数情况下还不能简单地互换使用。 2. Bi-CMOS电路 Bi-CMOS是双极型-CMOS(Bipolar-CMOS)电路的简称。这种门电路的特点是逻辑部分采用CMOS结构，输出级采用双极型三极管，因此，它兼有CMOS电路的低功耗和双极型电路的低输出内阻的优点，图2.72所示为Bi-CMOS反相器的两种电路结构形式。其中图2.72(a)是结构最简单的一种，电路中两个双极型输出管的基极接有下拉电阻。当时，VT2和VT4导通，VT1和VT3截止，输出为低电平；当时，VT1和VT3导通，而VT2和VT4截止，输出为高电平。 为了加快VT3和VT4的截止过程，要求和的阻值尽量小；而为了降低功耗要求，和的阻值应尽量大，两者显然是矛盾的。为此，目前的Bi-CMOS反相器多半采用图2.72(b)所示的电路结构，以VT2和VT4取代图2.72(a)中的和，形成有源下拉式结构：当时，VT2、VT3和VT6导通，VT1、VT4和VT5截止，输出为低电平；当时，VT1、VT4和VT5导通，VT2、VT3和VT6截止，输出为高电平。由于VT5和VT6的导通内阻很小，所以负载电容的充、放电时间很短，从而有效减小了电路的传输延迟时间。目前Bi-CMOS反相器的传输延迟时间可以减小到1 ns以下。 图2.73所示为Bi-CMOS与非门的电路原理图。由图可知，只要A、B当中有一个为低电平，必然使VT8导通、VT9截止，输出高电平；只有A、B同时为高电平，才能使VT9导通、VT8截止，输出低电平。 Bi-CMOS或非门的电路结构如图2.74所示，它的逻辑功能请读者自行分析。 (a) 最简单的电路结构 (b) 常用的电路结构 图2.72 Bi-CMOS反相器 图2.73 Bi-CMOS与非门电路 图2.74 Bi-CMOS或非门电路 *2.5 门电路的VHDL描述及其仿真 2.5.1 门电路的VHDL描述 【例2-4】 用VHDL语言设计2输入与非门电路。 解： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY nand2 IS PORT (a,b: IN STD_LOGIC; f:OUT STD_LOGIC); END nand2; ARCHITECTURE nand2_1 OF nand2 IS BEGIN f< = a NAND b AFTER 10ns; END nand2_1; 上例中实体部分描述的是一个2输入与非门，有两个输入端a和b，一个输出端f，输入输出都是STD_LOGIC类型。结构体部分通过赋值语句“f < =a NAND b”说明了输出f和两个输入a和b之间是NAND关系，即与非关系。“AFTER 10 ns”表示信号传输的延迟，就是与非门的延迟时间是10 ns。 VHDL的逻辑综合软件可以利用这些描述得到一个完整且具体的硬件设计电路。 【例2-5】 用VHDL语言设计4输入或非门电路。 解： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY nor4 IS PORT(a,b,c,d: IN STD_LOGIC; f:OUT STD_LOGIC); END nor4; ARCHITECTURE nor4_1 OF nor4 IS BEGIN f < = NOT(a OR b OR c OR d) END nor4_1; 【例2-6】 用VHDL语言设计2-2输入与或非门电路。 解： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164_ALL; ENTITY nandor22 IS PORT(a,b,c,d: IN STD_LOGIC; f: OUT STD_LOGIC); END nandor22; ARCHITECTURE nandor22_1 OF nandor22 IS BEGIN PROCESS(a, b, c, d) VARIABLEcomb: BIT_VECTOR(3 DOWNTO 0); BEGIN comb: =a&b&c&d; CASEcomb IS WHEN "0000"= > f < = "1"; WHEN "0001"= > f < = "1"; WHEN"0010" = > f < = "1"; WHEN "0011" = > f < = "0"; WHEN "0100"= > f < = "1"; WHEN "0101"= > f < = "1"; WHEN "0110"= > f < = "1"; WHEN "0111"= > f < = "0"; WHEN "1000"= > f < = "1"; WHEN "1001"= > f < = "1"; WHEN "1010"= > f < = "1"; WHEN "1011"= > f < = "0"; WHEN "1100"= > f < = "0"; WHEN "1101"= > f < = "0"; WHEN "1110"= > f < = "0"; WHEN "1111"= > f < = "0"; END CASE; END PROCESS END nandor22_1; 2.5.2 门电路的仿真 Multisim 10.0的TTL和CMOS元件库中存放着大量与实际元件相对应的并且按照实际型号(如74LS00N和74LS138N等)存放的数字元件。在电路仿真过程中使用这些元件模型可以得到精确的仿真结果。若想加快电路的仿真速度，也可将它们理想化。 【例2-7】 利用四2输入与非门74LS00N构建与非门电路的测试仿真过程。 解： 利用四2输入与非门74LS00N构建的与非门电路如图2.75所示。 如图2.75所示，与非门7400N(U1A)两个输入端的一个接高电位VCC，另一个接方波输入信号，方波的参数为(5 V，500 Hz)，输出端接到示波器的一个输入端，同时将方波信号接到示波器的另一个输入端。选择Simulate菜单下的Run命令，可以启动仿真过程，示波器输出波形如图2.76所示，可见输入/输出波形符合与非门特性。若选择Simulate菜单下的Digital SimulationSettings命令，可以打开如图2.77所示的对话框，其中Ideal是默认选项，若选中Real单选按钮，再次运行，则波形如图2.78所示，输出电压的幅度稍小，与实际情况相符。 图2.75 与非门测试仿真电路 图2.76 与非门输入/输出仿真波形一 图2.77 对话框 图2.78 与非门输入/输出仿真波形二 若继续增加输入方波的频率到10 MHz，则输出波形和输入波形会有明显的延迟，如图2.79所示。由此可见，理想化模型和实际模型都考虑了传输延迟，但理想化模型输出波形的上升沿要比实际模型的效果好，即实际模型更接近实际工作情况。 图2.79 与非门输入/输出仿真波形三 小 结 本章全面、系统地介绍了数字集成电路中的基本器件——集成逻辑门，对以TTL为代表的双极型门电路和以CMOS为代表的单极型门电路进行了分析和讨论，然后介绍了具有特殊功能的OC门、OD门、三态门及传输门等电路的工作原理和用途，最后介绍了TTL和CMOS的系列产品。本章是学习组合逻辑电路的基础，具体内容如下。 (1) 以TTL反相器为例，主要介绍了其电路结构、工作原理和电压传输特性、输入/输出特性等外部特性及其噪声容限，介绍了根据外部特性计算门电路的扇出系数的方法。以CMOS反相器为例，主要介绍了其电路结构、工作原理和电压电流传输特性、输入端噪声容限及输入/输出特性。 (2)在反相器基础上介绍了其他逻辑功能的TTL和CMOS电路，如与非门、或非门。对于CMOS电路，还介绍了具有缓冲级的电路。 (3) 介绍了集电极开路门电路(OC门)及漏极开路门电路(OD门)。OC门可以承载比“推拉式”输出级更大的电流。OD门经常用在输出/缓冲驱动器当中，以满足吸收大负载电流的需要。此外，OC门和OD门可以用于输出电平的变换和实现线与逻辑。 (4) 介绍了TTL三态门、CMOS传输门和模拟开关、CMOS三态门及其应用。 (5) 介绍了74、74H、74LS等TTL系列产品以及高速CMOS和Bi-CMOS系列产品。 思 考 题 1. 输入波形如图2.80所示，试画出其通过与非、或非和异或门电路时的输出端电压波形。 图2.80 思考题1图 2. 与非门、或非门有多余输入端时，应怎样连接？ 3. 指出图2.81中各TTL门电路的输出状态。 图2.81 思考题3图 4. 指出图2.82中各CMOS门电路的输出状态。 图2.82 思考题4图 5. 如图2.83所示，已知TTL与非门的电路参数，，，，试求该门电路的扇出系数。 图2.83 思考题5图 习 题 1. 三极管VT组成的反相器电路如图2.84所示。设三极管VBE=0.7 V，=60。三极管的饱和压降VCES=0.1 V。当输入VI的高电平VIH=3.0 V，低电平VIL=0.3 V时，估算电路的静态工作情况。 2. NMOS门电路如图2.85所示。分析电路功能，写出电路输出Y1～Y3的逻辑表达式。 3. 电路如图2.86所示。试写出其真值表，并说明电路功能。 图2.84 习题1图 图2.85 习题2图 图2.86 习题3图 4. CMOS门原理电路如图2.87(a)～(c)所示。分析电路输入、输出的逻辑关系，写出输出函数Y1～Y3的逻辑表达式，并画出各电路相应的逻辑符号。 5. CMOS门组成电路如图2.88(a)～(c)所示。图中芯片均为CC4000系列，设电路电压VDD= 10 V。 (1) 图2.88(a)所示电路中，若VI分别取0 V和8 V，RI分别为和，试确定输出Y1的状态。 (2) 图2.88(b)所示电路中，若VI分别取2 V和10 V，试确定输出Y2的状态。 (3) 图2.88(c)所示电路中，若负载电阻RL接在Y3和地之间，为保证电路能正常工作，试确定RL的取值范围；若在Y3和电源电压VDD之间加负载电阻，RL取值又应如何考虑？ (a) (b) (c) 图2.87 习题4图 (a) (b) (c) 图2.88 习题5图 6. CMOS门电路组成如图2.89(a)～(c)所示。已知 VDD= 10 V，VT=VDD/2，测得门电路ILH=ILL=1.2 mA。 (1) 图2.89(a)所示电路中，RI分别为和，当VI分别取0 V和10 V时，试确定电路输出Y1的电平值。 (2) 图2.89(b)所示电路中，RI分别为和，当VI分别取0 V和10 V时，试确定电路输出Y2的电平值。 (3) 图2.89(c)所示电路中，试确定电阻RL的取值范围。 (a) (b) (c) 图2.89 习题6图 7. CMOS门电路如图2.90所示，图中TG为传输门。分析电路功能，写出电路输出Y相应的逻辑关系式。 8. CMOS门电路如图2.91所示。分析电路功能，列出其功能表，并抽象成相应的逻辑符号。 9. 电路如图2.92所示，两个OC门线与后，驱动6个普通TTL与非门。已知与非门IIL=1.5mA，IIH=50；OC门允许灌入电流IOL≤25mA，最大漏电流≤100。要求UOH≥2.4V，UOL≤0.35V，求负载电阻RC的取值范围。 (a) (b) (c) 图2.90 习题7图 (a) (b) (c) 图2.91 习题8图 图2.92 习题9图 10. 某与非门的特性及电路如图2.93所示，试求各电路输出电压值。 11. 4输入TTL与非门7420的高电平输出电流IOH=400，低电平输出电流IOL=16mA，高电平输入电流IIH=40，低电平输入电流IIL=16mA，其电路如图2.94所示。试求其扇出系数NO为多少？ 12. 在图2.95所示电路中，输入端A的波形已经给出，要求： (1) 写出F的逻辑函数式。 (2) 若考虑与非门的平均传输延迟时间tpd=50ns，试画出F的波形。 图2.93 习题10图 (a) (b) 图2.94 习题11图 图2.95 习题12图 13. 电路如图2.96所示，已知G1和G2均为TTL门电路，为使C=1时，F=，试确定R的阻值。 图2.96 习题13图 14. 试分析图2.97所示门电路的逻辑功能。 15. TTL与非门接成如图2.98所示电路。已知VI为方波，频率f =5 MHz，在下述三种情况下，画出VO1、VO2和VO的波形。 (1) 不考虑门的平均传输时间。 (2) 相同，=10ns。 (3) 设=6ns，=9ns，=12ns。 (a) (b) 图2.97 习题14图 16. 异或门接成如图2.99所示电路。已知VI为方波，频率f =1 MHz，门G1～G3的相同，均为10 ns。试画出电路输入VI和VO的波形。 图2.98 习题15图 图2.99 习题16图
我要评论
|
