本书主要介绍人工智能芯片设计相关的知识，包括作为人工智能芯片设计基础的数字集成电路电路设计知识和数字集成电路系统设计知识，进而分析人工智能芯片设计面临的挑战，由此引出本书的重点：人工智能芯片的数据流设计和架构设计，包括了块浮点数设计、卷积神经网络数据量化算法、稀疏化算法、加速器系统控制策略、卷积层加速器设计、全连接层加速器设计等前沿技术。本书在帮助读者获得对人工智能芯片设计全面理解的基础上，使读者也能更好地把握人工智能芯片设计的重点和方向，为读者在此领域进一步研究和开发打下坚实的基础。 本书可作为普通高等学校电子信息类专业、人工智能专业、计算机类专业本科生的教材，也可作为从事人工智能芯片设计的工程技术人员的参考书。

周巍，西北工业大学教授。主持多项国家级项目和省部级项目，出版多本教材和专著，著作方向：电子信息、人工智能等。

目 录

第1章 导论 1
1.1 半导体芯片技术概论 1
1.2 集成半导体器件技术 5
1.3 工艺技术与设计规则 8
1.3.1 简介 8
1.3.2 CMOS工艺 8
1.3.3 设计规则 10
习题 13
第2章 数字集成电路设计 14
2.1 CMOS电路设计 14
2.1.1 CMOS反相器设计 14
2.1.2 CMOS组合逻辑电路设计 15
2.2 时序电路设计 17
2.2.1 概述 17
2.2.2 静态元件 20
2.2.3 动态元件 24
习题 28
第3章 数字集成电路系统设计 29
3.1 数字芯片设计策略 29
3.1.1 引言 29
3.1.2 数字芯片设计的基本策略 30
3.1.3 数字芯片设计的流程 30
3.1.4 数字芯片设计的优化技术 31
3.1.5 数字芯片设计的发展趋势 32
3.2 互连线设计 33
3.2.1 互连线设计概述 33
3.2.2 互连参数 34
3.2.3 互连线模型 37
3.2.4 SPICE模型 45
3.2.5 小结 46
3.3 系统中的时序问题 46
3.3.1 基本时序概念 46
3.3.2 时序路径 50
3.3.3 时序约束 51
3.3.4 静态时序分析 62
3.4 运算功能块设计 64
3.4.1 数据通路 64
3.4.2 运算单元 69
3.5 存储器和阵列结构 90
3.5.1 存储器简介 90
3.5.2 SRAM 92
3.5.3 行电路 101
3.5.4 列电路 105
第4章 人工智能与深度学习 110
4.1 人工智能 110
4.2 深度学习 112
4.3 卷积神经网络 113
4.3.1 卷积神经网络的算法特征 113
4.3.2 卷积神经网络的层级结构 116
4.3.3 卷积神经网络加速运算 117
第5章 人工智能芯片简介 124
5.1 人工智能芯片的定义 124
5.2 人工智能芯片的发展历史 124
5.3 人工智能芯片的分类 125
5.3.1 基于应用领域的分类 125
5.3.2 基于计算架构的分类 125
5.4 人工智能芯片的应用 127
5.4.1 人工智能芯片在计算机视觉领域的应用 127
5.4.2 人工智能芯片在自然语言处理领域的应用 129
5.4.3 人工智能芯片在语音识别领域的应用 130
5.4.4 人工智能芯片在嵌入式系统领域的应用 130
5.4.5 人工智能芯片在医疗健康领域的应用 131
5.5 总结 132
5.5.1 人工智能芯片的发展和应用前景 132
5.5.2 发展人工智能芯片的挑战和机遇 132
第6章 人工智能芯片数据流设计 134
6.1 卷积神经网络模型分析 134
6.2 块浮点数设计 137
6.2.1 浮点数量化分析 137
6.2.2 块浮点数结构设计 138
6.2.3 无偏差溢出数据处理 140
6.3 卷积神经网络数据量化算法 141
6.3.1 轻量级块划分模式 141
6.3.2 低位块浮点数设计 144
6.3.3 面向硬件加速器的块浮点数据流结构 145
6.3.4 四阶误差分析模型 147
6.4 卷积神经网络稀疏化算法 149
6.4.1 卷积层稀疏化算法 150
6.4.2 全连接层稀疏化算法 153
6.4.3 卷积神经网络整体稀疏化算法 156
6.5 基于Low-Rank特性的加速算法 158
6.5.1 卷积神经网络的Low-Rank特性 158
6.5.2 基于Low-Rank的卷积层加速方案 162
6.5.3 基于奇异值分解的全连接层加速方案 165
6.5.4 总体加速方案 166
6.5.5 实验结果与分析 168
习题 173
第7章 人工智能芯片架构设计 175
7.1 卷积神经网络加速器整体设计 175
7.1.1 加速器设计分析 175
7.1.2 加速器系统架构 179
7.1.3 硬件架构运行机理 181
7.2 加速器系统控制策略 182
7.2.1 基于循环分块的卷积运算策略 182
7.2.2 存算并行与流水控制 184
7.3 卷积层加速器设计 186
7.3.1 卷积加速器整体设计 186
7.3.2 混合计算分析 187
7.3.3 混合算术卷积引擎设计 188
7.3.4 片上存储系统设计 190
7.3.5 稀疏化卷积计算调度系统 192
7.4 全连接层加速器设计 194
7.4.1 全连接层存储方案 194
7.4.2 计算单元设计 195
7.5 存储管理单元 195
7.5.1 存储管理单元的重要性 196
7.5.2 存储管理单元架构设计 197
7.5.3 系统带宽需求分析 205
7.5.4 缓存设计和其他模块的协调工作 206
7.5.5 缓存设计比较 207
习题 209
附录A 211
参考文献 212